

## 並列実行される動作におけるデータ代入の衝突の判定

4H-1

北道淳司 森岡澄夫 東野輝夫 谷口健一

大阪大学 基礎工学部 情報工学科

## 1. まえがき

ハードウェア記述言語では、複数の動作の並列実行を自然に記述できるものが多い。しかし、複数の動作が同じレジスタ、バス、端子等に異なるデータを転送する（データ代入の衝突<sup>[1]</sup>）かどうかを判断することは難しい。高信頼という観点からは、データ代入の衝突が起きないことを保証し、その記述から高位合成することが望ましい。

本論文では、2.において、同期式順序回路を対象とし、複数動作が実行される順序回路の一モデルを示し、そのモデル上でデータ代入の衝突を定義する。3.において、衝突が起きないことを検証するアルゴリズムを与える。

## 2. 同期式順序回路とデータ代入の衝突

同期式順序回路Mの記述は、制御系とデータパス系からなる。回路はレジスタの集合Fおよび制御レジスタの集合Cをもつ。ここでは、簡単のためレジスタ $F_i \in F$ は同じレンジを持つ整数型とし、制御レジスタ $C_j \in C$ は $STATE_{jk} \in S_j$ （状態名の集合）を値を持つ。回路には、外部からのパラメータINITおよび入力INPUTが与えられる。

## [制御系]

実行制御は、複数の有限制御部により行う。各制御レジスタ $C_i \in C$ による制御を以下のように書く。

initi: if boolinit1 then &lt;Tinit1, STATEinit1&gt;; (C1)

if boolinit2 then &lt;Tinit2, STATEinit2&gt;; (C2)

...

STATEi1: if boolstatei1 then &lt;Ti1, STATEi1'&gt;; (C3)

if ...

initiは $C_i$ の初期値である。状態 $STATE_{ij}$ において、if文の条件を表す論理式は、 $F_i \in F$ ,  $C_j \in C$ ,  $input_k \in INPUT$ , +, -, if関数, <, =, and, not, or, 定数等からなり、同時に複数のものが真にならないものとする。(C3)は、 $C_i$ が $STATE_{i1}$ で、かつ式

$boolstate_{i1}$ が成り立つとき、動作 $Ti1$ を実行し、 $C_i$ の値は $STATE_{i1}'$ となることを表す。

## [データパス系]

動作 $Ti$ を実行するときに、レジスタへのデータの代入を以下のように書く。

INIT:  $F_j \leftarrow expFinitj$  (I1) $Ti: F_j \leftarrow expFij$  (D1)

但し、 $expFinitj$ は、init-data $j \in INIT$ , +, -, if関数, <, =, and, not, or, 定数等からなる整数型の関数、 $expFij$ は $F_i \in F$ ,  $C_j \in C$ ,  $input_k \in INPUT$ , +, -, if関数, <, =, and, not, or, 定数等からなる関数である。

(I1)は、初期状態 $<init1, ..., initn>$ での各レジスタの初期値の指定を表す。(D1)は、 $Ti$ 実行後のレジスタ $F_j$ の値が、 $expFij$ の値となることを表す。□

回路全体は、初期状態 $<init1, ..., initn>$ から動作はじめると、状態 $<STATE1, ..., STATE_n>$ において制御系のif文における論理式が真となる箇所の動作が並列に実行され、各制御レジスタの値はそれぞれ次の状態名になる。レジスタに複数のデータ代入があるとき、それらのデータの値が全て等しいときその値が代入され、そうでないときは衝突が生じる。以下、これらを形式的に定義する。

定義1 (並列実行におけるデータ代入とデータ代入の衝突)

状態 $<S1, ..., Sn>$ 、各レジスタ $F_i$ の値が $d_i$ 、各入力データ $input_k$ の値が $e_k$ の時、実行すべき動作集合を $[Ti, ..., Tj]$ とする。各レジスタ $F_n$ へのデータの代入

 $Ti: Fn \leftarrow expi$ 

:

 $Tj: Fn \leftarrow expj$ 

に対し、 $expi, ..., expj$ の値が全て等しいとき、次の状態での $F_n$ の値は、 $expi$ となる。 $expi, ..., expj$ の値のうち一つでも異なるものがあるとき、動作 $[Ti, ..., Tj]$ はデータ代入の衝突を起こすという。衝突を起こした時の次の状態での $F_n$ の値は定義されない。また、実行すべき動作集合にデータ代入の指定がない時は、現状態の値が保存される。□

**定義2** 回路Mが与えられたとき、任意の外部からのパラメータinit-data、任意の外部からの入力系列inputに対し、初期状態から到達する任意の状態において、実行する並列動作がデータ転送の衝突を起こさないとき、回路はデータ転送の衝突を起こさずに動作し続けるという。  $\square$

### 3. データ代入の衝突が起きないことの検証方法

本論文で提案する検証方法では、まず、各レジスタや各制御レジスタの値の間で成り立つべき不变式Qを検証者が考案する。次に、回路が、Qがいつも成り立つように動作し続けること、Qのもとでデータ代入の衝突が起きないことを示す。

#### Qを用いた検証アルゴリズム

与えられた回路Mに対して、 $F_i \in F$ ,  $C_j \in C$ を変数とし、+, -, if関数, <, =, and, not, or, 定数等からなる論理式をQとする。

(1)  $\forall \text{init-data } Q'$  が成立つことを示す。但し、 $Q'$ は、 $Q$ における各 $F_i$ を初期状態でのレジスタへの代入(I1)で、 $C_j$ をinitjで、それぞれ置き換えた式である。 $Q$ 到達可能状態集合RSの初期値を{<init1,...,initn>}とする。

(2) 状態 $<S_1, \dots, S_n> \in RS$ において

$\exists F \exists \text{input } (\text{boolstate}_1 i_1 \wedge \dots \wedge \text{boolstate}_n i_n \wedge Q')$   
が真となる並列動作 $[T_1, \dots, T_j]$ を実行可能な動作と呼ぶ。但し、 $\text{boolstate}_p q$ は、状態 $S_p$ におけるif文の条件式であり、動作 $T_q$ を実行した後、制御レジスタ $C_q$ は $S_q'$ となる。また、 $Q'$ は、 $Q$ における各 $C_j$ を $S_j$ に置き換えた式である。

(2-1) 状態 $<S_1, \dots, S_n>$ における、実行可能な並列動作 $[T_1, \dots, T_j]$ に対し、

$\forall F \forall \text{input } (\text{boolstate}_1 i_1 \wedge \dots \wedge \text{boolstate}_n i_n \wedge Q' \rightarrow$   
 $\text{expF1} = \dots = \text{expF1n}$  (F1への各代入文の右辺)  
and ...  
and  $\text{expFm} = \dots = \text{expFmn}$ ) (Fmへの各代入文の右辺)  
が成り立つことを示す。 $Q'$ は、 $Q$ における各 $C_j$ を、 $S_j$ に置き換えた式である。成り立たないときは、失敗である。

(2-2) さらに、状態 $<S_1, \dots, S_n>$ における、実行可能な並列動作 $[T_1, \dots, T_j]$ に対し、

$\forall F \forall \text{input } (\text{boolstate}_1 i_1 \wedge \dots \wedge \text{boolstate}_n i_n \wedge Q' \rightarrow Q'')$   
が成り立つことを示す。 $Q''$ は、 $Q$ における各 $F_i$ をレジスタの代入(D1)で、 $C_j$ を動作後の状態名 $S_j'$ で置き換えた式である。成り立たないときは失敗である。  
(2-3) 手順(2-1)(2-2)の各論理式が成り立つとき、集合RSに、実行可能な動作 $[T_1, \dots, T_j]$ 後の状態

$<S'_1, \dots, S'_n>$ を加える。新たな状態が付け加えられる間、手順(2)を繰り返す。

(3) 手順(2)で失敗することなく、新たにRSに追加する要素がないならば、終了する(検証に成功)。  $\square$

アルゴリズムが(3)で終了すれば、初期状態より任意のパラメータや入力に対して、 $Q$ が成立し続け、かつ、データ転送の衝突を起こさずに動作し続ける。そのことは、初期状態からの動作の実行回数Nを用いた帰納法を用いて証明できる(証明略)。

アルゴリズムにおいて成り立つことを示すべき各論理式は、制御レジスタ $C_j$ を整数変数、各状態名をそれぞれ異なる整数に置き換えることにより、整数上の制約論理となる。その論理式は、制約論理の恒真性判定アルゴリズム<sup>[2]</sup>を用いて成り立つことが判定できる。

[例] 検証に用いるQの例

図1は、制御部C1,C2、レジスタ $r1, r2, \dots$ からなる回路である。初期状態から、C1が $S1r$ 、C2が $S2w$ または $S2y$ に動作するまで、データ代入の衝突が起きないことを示すためのQの一例は以下のようになる。(C1= $S1\text{init}$  and C2= $S2\text{init}$ を $<S1\text{init}, S2\text{init}>$ のように省略する)

$Q = (<S1\text{init}, S2\text{init}> \text{ or } <S1p, S2u> \text{ or }$   
 $<S1q, S2v> \text{ or } <S1q, S2x> \rightarrow r4 = r2 )$   
and ( $<S1p, S2u> \text{ or } <S1q, S2v> \text{ or } <S1q, S2x> \rightarrow r3 = r1 - 4$ )  
and  $C2 = S2v \rightarrow r1 > 0$   
and  $C2 = S2x \rightarrow \text{not } r1 > 0$ )




図1 データ代入の衝突を起こさない回路の例

### 4. まとめ

今後、本論文で提案したアルゴリズムを実現し、本手法の有効性を調べたい。

#### [参考文献]

[1]"UDL/1言語仕様",日本電子工業振興協会,1993.

[2]東野輝夫、北道淳司、谷口健一: "整数上の線形制約の処理と応用", コンピュータソフトウェア, Vol.9, No.6, pp.31-39(平4-11).