

並列実行される動作におけるデータ代入の衝突の判定

4H-1

北道淳司 森岡澄夫 東野輝夫 谷口健一

大阪大学 基礎工学部 情報工学科

1. まえがき

ハードウェア記述言語では、複数の動作の並列実行を自然に記述できるものが多い。しかし、複数の動作が同じレジスタ、バス、端子等に異なるデータを転送する(データ代入の衝突^{[1])})かどうかを判断することは難しい。高信頼という観点からは、データ代入の衝突が起きないことを保証し、その記述から高位合成することが望ましい。

本論文では、2.において、同期式順序回路を対象とし、複数動作が実行される順序回路の一モデルを示し、そのモデル上でのデータ代入の衝突を定義する。3.において、衝突が起きないことを検証するアルゴリズムを与える。

2. 同期式順序回路とデータ代入の衝突

同期式順序回路Mの記述は、制御系とデータバス系からなる。回路はレジスタの集合Fおよび制御レジスタの集合Cをもつ。ここでは、簡単のためレジスタ $F_i \in F$ は同じレンジを持つ整数型とし、制御レジスタ $C_j \in C$ は $STATE_{jk} \in S_j$ (状態名の集合)を値を持つ。回路には、外部からのパラメータINITおよび入力INPUTが与えられる。

[制御系]

実行制御は、複数の有制限制部により行う。各制御レジスタ $C_i \in C$ による制御を以下のように書く。

$$\text{init}_i: \text{if } \text{boolinit}_1 \text{ then } \langle T_{\text{init}1}, \text{STATE}_{\text{init}1} \rangle; \quad (C1)$$

$$\text{if } \text{boolinit}_2 \text{ then } \langle T_{\text{init}2}, \text{STATE}_{\text{init}2} \rangle; \quad (C2)$$

...

$$\text{STATE}_{i1}: \text{if } \text{boolstate}_{i1} \text{ then } \langle T_{i1}, \text{STATE}_{i1} \rangle; \quad (C3)$$

if ...

init_iは C_i の初期値である。状態 $STATE_{ij}$ において、if文の条件を表す論理式は、 $F_i \in F$, $C_j \in C$, $\text{input}_k \in \text{INPUT}$, +, -, if関数, <, =, and, not, or, 定数等からなり、同時に複数のものが真にならないものとする。(C3)は、 C_i が $STATE_{i1}$ で、かつ

boolstate_{i1} が成り立つとき、動作 T_{i1} を実行し、 C_i の値は $STATE_{i1}$ となることを表す。

[データバス系]

動作 T_i を実行するときに、レジスタへのデータの代入を以下のように書く。

$$\text{INIT}: F_j \leftarrow \text{expF}_{\text{init}j} \quad (I1)$$

$$T_i: F_j \leftarrow \text{expF}_{ij} \quad (D1)$$

但し、 $\text{expF}_{\text{init}j}$ は、 $\text{init-data}_j \in \text{INIT}$, +, -, if関数, <, =, and, not, or, 定数等からなる整数型の関数、 expF_{ij} は $F_i \in F$, $C_j \in C$, $\text{input}_k \in \text{INPUT}$, +, -, if関数, <, =, and, not, or, 定数等からなる関数である。

(I1)は、初期状態 $\langle \text{init}_1, \dots, \text{init}_n \rangle$ での各レジスタの初期値の指定を表す。(D1)は、 T_i 実行後のレジスタ F_j の値が、 expF_{ij} の値となることを表す。□

回路全体は、初期状態 $\langle \text{init}_1, \dots, \text{init}_n \rangle$ から動作しはじめる。状態 $\langle \text{STATE}_1, \dots, \text{STATE}_n \rangle$ において制御系のif文における論理式が真となる箇所の動作が並列に実行され、各制御レジスタの値はそれぞれ次の状態名になる。レジスタに複数のデータ代入があるとき、それらのデータの値が全て等しいときその値が代入され、そうでないときは衝突が生じる。以下、これらを形式的に定義する。

定義1 (並列実行におけるデータ代入とデータ代入の衝突)

状態 $\langle S_1, \dots, S_n \rangle$, 各レジスタ F_i の値が d_i , 各入力データ input_k の値が e_k の時、実行すべき動作集合を $[T_i, \dots, T_j]$ とする。各レジスタ F_n へのデータの代入

$$T_i: F_n \leftarrow \text{exp}_i$$

⋮

$$T_j: F_n \leftarrow \text{exp}_j$$

に対し、 $\text{exp}_i, \dots, \text{exp}_j$ の値が全て等しいとき、次の状態での F_n の値は、 exp_i となる。 $\text{exp}_i, \dots, \text{exp}_j$ の値のうち一つでも異なるものがあるとき、動作 $[T_i, \dots, T_j]$ はデータ代入の衝突を起こすという。衝突を起こし

た時の次の状態での F_n の値は定義されない。また、実行すべき動作集合にデータ代入の指定がない時は、現状態の値が保存される。□

A Decision Problem of Collision of Parallel Data Transfer

Junji Kitamichi Sumio Morioka Teruo Higashino Kenichi Taniguchi

Department of Information and Computer Sciences,

Faculty of Engineering Science, Osaka University

Toyonaka-shi, 560 Japan

定義2 回路Mが与えられたとき、任意の外部からのパラメータ *init-data*、任意の外部からの入力系列 *input* に対し、初期状態から到達する任意の状態において、実行する並列動作がデータ転送の衝突を起こさないとき、回路はデータ転送の衝突を起こさずに動作し続けるという。 □

3. データ代入の衝突が起きないことの検証方法

本論文で提案する検証方法では、まず、各レジスタや各制御レジスタの値の間で成り立つべき不変式 *Q* を検証者が考案する。次に、回路が、*Q* がいつも成り立つように動作し続けること、*Q* のもとでデータ代入の衝突が起きないことを示す。

Qを用いた検証アルゴリズム

与えられた回路Mに対して、 $F_i \in F, C_j \in C$ を変数とし、 $+, -, \text{if関数}, <, =, \text{and}, \text{not}, \text{or}$, 定数等からなる論理式を *Q* とする。

(1) $\forall \text{init-data } Q$ が成立つことを示す。但し、*Q'* は、*Q* における各 F_i を初期状態でのレジスタへの代入 (*I1*) で、 C_j を init_j で、それぞれ置き換えた式である。 *Q* 到達可能状態集合 *RS* の初期値を $\{<\text{init}_1, \dots, \text{init}_n>\}$ とする。

(2) 状態 $\langle S_1, \dots, S_n \rangle \in RS$ において

$$\exists F \exists \text{input } (\text{boolstate}_1 \wedge \dots \wedge \text{boolstate}_n \wedge Q')$$

が真となる並列動作 $[T_i, \dots, T_j]$ を実行可能な動作と呼ぶ。但し、 boolstate_{pq} は、状態 S_p における *if* 文の条件式であり、動作 T_q を実行した後、制御レジスタ C_q は S_q' となる。また、*Q'* は、*Q* における各 C_j を S_j に置き換えた式である。

(2-1) 状態 $\langle S_1, \dots, S_n \rangle$ における、実行可能な並列動作 $[T_i, \dots, T_j]$ に対し、

$$\forall F \forall \text{input } (\text{boolstate}_1 \wedge \dots \wedge \text{boolstate}_n \wedge Q' \rightarrow \text{expF}_{l1} = \dots = \text{expF}_{l1} \quad (F_1 \text{ への各代入文の右辺}) \\ \text{and } \dots \\ \text{and } \text{expF}_{m1} = \dots = \text{expF}_{m1} \quad (F_m \text{ への各代入文の右辺})$$

が成り立つことを示す。*Q'* は、*Q* における各 C_j を、 S_j に置き換えた式である。成り立たないときは、失敗である。

(2-2) さらに、状態 $\langle S_1, \dots, S_n \rangle$ における、実行可能な並列動作 $[T_i, \dots, T_j]$ に対し、

$\forall F \forall \text{input } (\text{boolstate}_1 \wedge \dots \wedge \text{boolstate}_n \wedge Q' \rightarrow Q)$ が成り立つことを示す。*Q''* は、*Q* における各 F_i をレジスタの代入 (*D1*) で、 C_j を動作後の状態名 S_j' で置き換えた式である。成り立たないときは失敗である。

(2-3) 手順(2-1)(2-2)の各論理式が成り立つとき、集合 *RS* に、実行可能な動作 $[T_i, \dots, T_j]$ 後の状態

$\langle S_1', \dots, S_n' \rangle$ を加える。新たな状態が付け加えられる間、手順(2)を繰り返す。

(3) 手順(2)で失敗することなく、新たに *RS* に追加する要素がないならば、終了する(検証に成功)。 □

アルゴリズムが(3)で終了すれば、初期状態より任意のパラメータや入力に対して、*Q* が成立し続け、かつ、データ転送の衝突を起こさずに動作し続ける。そのことは、初期状態からの動作の実行回数 *N* を用いた帰納法を用いて証明できる(証明略)。

アルゴリズムにおいて成り立つことを示すべき各論理式は、制御レジスタ C_j を整数変数、各状態名をそれぞれ異なる整数に置き換えることにより、整数上の制約論理となる。その論理式は、制約論理の恒真性判定アルゴリズム^[2]を用いて成り立つことが判定できる。

[例] 検証に用いる *Q* の例

図1は、制御部 C_1, C_2 、レジスタ r_1, r_2, \dots からなる回路である。初期状態から、 C_1 が S_{1r} 、 C_2 が S_{2w} または S_{2y} に動作するまで、データ代入の衝突が起きないことを示すための *Q* の一例は以下のようなになる。($C_1 = S_{1\text{init}}$ and $C_2 = S_{2\text{init}}$ を $\langle S_{1\text{init}}, S_{2\text{init}} \rangle$ のように省略する)

$$Q = (\langle S_{1\text{init}}, S_{2\text{init}} \rangle \text{ or } \langle S_{1p}, S_{2u} \rangle \text{ or } \langle S_{1q}, S_{2v} \rangle \text{ or } \langle S_{1q}, S_{2x} \rangle \rightarrow r_4 = r_2) \\ \text{and } (\langle S_{1p}, S_{2u} \rangle \text{ or } \langle S_{1q}, S_{2v} \rangle \text{ or } \langle S_{1q}, S_{2x} \rangle \rightarrow r_3 = r_1 - 4) \\ \text{and } C_2 = S_{2v} \rightarrow r_1 > 0 \\ \text{and } C_2 = S_{2x} \rightarrow \text{not } r_1 > 0)$$




図1 データ代入の衝突を起こさない回路の例

4. まとめ

今後、本論文で提案したアルゴリズムを実現し、本手法の有効性を調べたい。

[参考文献]

- [1]"UDL/1 言語仕様", 日本電子工業振興協会, 1993.
- [2] 東野輝夫, 北道淳司, 谷口健一: "整数上の線形制約の処理と応用", コンピュータソフトウェア, Vol.9, No.6, pp.31-39 (平4-11).