

# EWS上の高性能テストDAシステムHIPER(1) ～エラーバタン自動修正機能シミュレータ～

1H-8

買手 巧\* 小沢 明\* 木村 敬\* 下野 武志\*\* 高崎 茂\*\*  
 \* ( 北陸日本電気ソフトウェア ) \*\* ( 日本電気 )

## 1.はじめに

高品質なVLSI化装置を出荷するには、VLSIを十分に検査し、欠陥の無いチップだけを選別する高品質なテストデータを作成する必要がある。これを支援し、テストデータの品質向上とコンピュータの設計期間短縮を目指して、当社ではEWS4800上で稼働するテストDAシステムHIPERを開発した。HIPERは主な機能として論理/故障シミュレーション機能、テストバタン自動生成機能を有する。以下では、HIPERの機能内の、論理シミュレーションの最もにテストバタンがテストの動作条件を満たしているかどうかをチェックし、エラーと判定した場合はバタンの自動追加を行いテストでエラーの無いテストバタンを生成する論理シミュレータのバタン自動修正機能について報告する。

## 2.従来のテスト設計の問題点


VLSIの検査において使用するテストバタンは、LSI製造部所に払い出される前に、テストの動作条件を満たしているかどうかチェックされる。しかし、設計者が作成したテストバタンは必ずしもテストの動作条件を考慮して作成されていない場合があり、検証ソフトウェアでエラーとなる場合がある。この場合は、人手によってテストバタンを修正し、再度全バタンについてシミュレーションを行う必要がある。また、人手によるテストバタン修正では誤りが入る可能性がある為、前記のシミュレーションを何度も繰り返す場合もあった。

## 3.テストの動作条件

テストにおいて回路の動作が保証できない条件について以下に示す。

### (1) データとクロックの同時動作エラー

テストではチップのピンの信号変化にずれが生じる場合がある。この為、チップの外部ピンで、クロック信号とデータ信号が同時に変化するテストバタンが印加された場合は、クロック信号がデータ信号より先に変化する場合とその逆の場合を考えられ、そのどちらかによって回路の動作に違いが生じ、テストにおける回路動作を保証できない場合がある。図1、2に同時動作を起こす回路とテストバタンの例を示す。



A	CLK	Z
0	↑	0
1	↑	1
X	↓	HOLD

図1 フリップフロップを1つ含む回路とその真理値表

	CLK	A	Z
バタンn	0	0	0
バタンn+1	1	1	CLKが先に変化:0 CLKが後で変化:1

図2 図1の回路で同時動作エラーとなるテストバタン例

### (2) バスファイトエラー

外部双方向ピンが出力状態から状態値の異なる入力状態に切り替わるテストバタンの場合、図3で示す様に、双方向ピンが出力状態から入力状態に完全に切り変わるまでの間、双方向ピンが出力する値とテストから印加される値が食い違うと言うバスファイトが生じる。

双方向ピンの内部状態値	0	0	Z
			↔バスファイト
双方向ピンの内部状態値	出力0	入力1	
バタンn			バタンn+1

図3 バスファイトバタンの例

### (3) バスフロートエラー

外部双方向ピンが入力状態から状態値の異なる出力状態に切り替わるテストバタンの場合、図4で示す様に、双方向ピンが入力状態から出力状態に完全に切り変わるまでの間、双方向ピンが入力状態にも関わらず、テストから電圧が印加されないと言うバスフロートが生じる。

双方向ピンの内部状態値	Z	1
		↔バスフロート
双方向ピンの内部状態値	入力0	出力1
バタンn		
バタンn+1		

図4 バスフロートバタンの例

## 4. HIPERシミュレーション方式

HIPERは、ファンクションブロック毎にレベル付けされた回路に対して、0ディレイ、インベントドリブンによってシミュレーションする方式を採用し、これによって回路を効率良くシミュレーションしている。

## 5. テストバタンの自動修正方法

### 5.1 自動修正処理フロー

以下にシミュレータのバタン自動修正機能について、主な処理とそのフローを示す。

High Performance Test Design Automation System HIPER on EWS (1)

Takumi KAITE\*, Akira KOZAWA\*, Takashi KIMURA\*, Takeshi SHIMONO\*\*, Shigeru TAKASAKI\*\*  
 \* (NEC Software Hokuriku), \*\* (NEC Corporation)




図5 自動修正処理フロー

## 5.2 エラーバタンのチェックと回避方法

テスターでエラーとなるバタンのチェックとその回避方法について詳細に説明する。

### (1) 同時動作エラー回避バタン作成方法

図1で示す回路に図2で示すテストバタンが印加されている場合、シミュレータはバタンn+1において、クロック変化の後先でF/Fの出力値に食い違いが生じる為、同時動作エラーが起きたと判定する。そして、同時動作回避のためにクロックを1バタン前の値に戻したバタンを生成し、図6の様なエラーの無いテストバタンを出力する。

	CLK	A	Z
バタンn	0	0	0
同時動作回避バタン	0	1	0
バタンn+1 (エラーバタン)	1	1	1

図6 同時動作エラー回避バタン例

### (2) バスファイト回避バタン作成方法

双方向ビンの内部状態値	0	Z	Z
双方向ビンのテストバタン	0	0	
出力0		入力0	入力1
バタンn	バスファイト回避 バタン	バタンn+1(バス ファイトエラーバタン)	

図7 バスファイト回避バタン例

前述した様に、外部双方向ビンが出力状態から状態値の異なる入力状態に変化している場合、バ

スファイトを起こしていると判定する。そして、図3で示す様なバスファイトの場合は、図7で示す様なバタンを回避バタンとして追加する。

### (3) バスフロート回避バタン作成方法

双方向ビンの内部状態値		← テスター ドライバ状態 →	
双方向ビンのテストバタン	入力0	入力1	出力1
バタンn	バスフロート回避 バタン	バタンn+1(バス フロートエラーバタン)	

図8 バスフロート回避バタン例

前述した様に、外部双方向ビンが入力状態から状態値の異なる出力状態に変化している場合、バスフロートを起こしていると判定する。バスフロートを回避する為には、双方向ビンが完全に入力状態から出力状態に変化するまでテスター側のドライバを繋ぎ、テスター側が出力に変化するのを遅らせる様にする。この時、双方向ビンの出力値とテスターのドライバ値に食い違いがあるとバスファイトを起こす為、図4で示す様なバスフロートの場合には図8で示す様なバタンを回避バタンとして追加する。

## 6. 性能評価

以下に、自動修正機能の評価結果を示す。

### <実行環境>

マシン : NEC EWS4800シリーズ (28 MIPS)

実装メモリ : 48 MB

入力バタン : 10000バタン(ランダムバタン)

表1 バタン 自動修正無し／有りミュレーションの時間比較

回路名	回路規模	自動修正無し／有りミュレーションの比較	
		バタン 増加率	時間比
LSI-A	61KG	6.48%	1.12 倍
LSI-B	80KG	5.90%	1.51 倍
LSI-C	86KG	6.65%	1.31 倍
LSI-D	110KG	16.48%	1.61 倍

## 7. むすび

評価結果より、自動修正ミュレーションは、論理ミュレーションのみの場合と比較して約1.1~1.6倍の時間でテスターでエラーとならないテストバタンを生成する事が出来、テスト工程の時間を従来比10分の1以下にすることを可能にした。今後は、更に、この機能を高速化する予定である。

## 8. 参考文献

- [1] 田中他、「機能設計支援システムにおける論理検証手法」 情報処理学会第45回全国大会
- [2] 高崎、野水他、「HAL III機能レベルハードウェアミュレーションシステム」 情報処理学会論文誌 Vol.32 Jan 1991
- [3] 小沢他、「EWS 上の高性能テストDAシステムHIPER(2)」 情報処理学会第47回全国大会