

2N-7

対象モデルを用いたVHDLからの 知識ベース生成システムの開発

深瀬 仁, 大森 康正, 上野 晴樹

東京電機大学 理工学部 経営工学科

1. はじめに

デジタルシステムは、近年、大規模化・高信頼化が進んでいる。さらに設計・開発及び保守を行うには高度な専門知識が膨大に必要となる。そういう中、知識ベースシステム(KBS)が重要視されている。我々は深い知識さらに多目的利用知識ベースの一種として対象モデルの概念を提案し、KBSをすでに開発してきている¹⁾。

設計でも、トップダウン設計との親和性がよいハードウェア設計言語(HDL)が開発され、よく使われている。しかしそれらは知識処理を使うことはできない。HDLで記述された対象を知識処理が可能な知識ベースに変換することは、システム開発、保守等では大変重要なと思われる。

本稿では、HDLから知識表現としては能力の高い対象モデルへ変換する知識ベース生成システムの構造とその変換アルゴリズムについて報告する。HDLはVHDL²⁾を用いる。本システムは知識表現言語ZEROを用いて開発されている。

2. ハードウェア記述言語: VHDL

VHDLは、1987年IEEE-1076規格として承認されている²⁾。特徴としては、ハードのテクノロジーに依存せず設計手法を自由に選択でき、システムレベルからゲートレベルまで広範囲に階層的に記述できる。詳細は参考文献2)を参照されたし。

3. 対象モデル

対象モデルとは、深い知識の表現モデルの一種であり、専門家が問題解決に当たってイメージす

るメンタルモデルを指向し、対象システムの構造や機能に関する知識を表現する。表現上の特徴は、設計者の視点から対象を論理構成と物理構成の2つの観点から有機的にモデル化している。各モデルは抽象対象の表現と特定対象の表現そして具体対象の表現の3つのレベルでIS-A関係で構成されている。また論理構成のモデルには、ブラックボックス(BBM), グレイボックス(GBM)の2つの視点から挙動をモデリングしている。特徴、詳細は参考文献1)を参照されたし。




図1 システムのイメージ図

4. 知識ベース生成システム

4. 1 システムの概要

VHDLはデジタル技術仕様として、機能と論理的な構造を表現している。その点で対象モデルとの親和性が強い。システムのイメージとしては、まず抽象対象の表現モデルとVHDL記述を入力し、特定対象の表現モデルを生成する。但し、

Development of Automatic Object Model Generation system from VHDL
Hitoshi Fukase, Yasumasa Oomori and Haruki Ueno
Tokyo Denki University

Ishizaka, Hatoyama, Saitama 350-03, Japan

VHDL記述が対象モデルの論理構成モデルに対応するため、生成対象は論理構成モデルとする。システムの構成を図1に示す。

4.2 対象モデルとVHDLの記述の比較

対象モデルの表現はZEROを用いるため、機能ブロックの単位はフレーム、その属性情報はスロットにより表現する。対象モデルでは、対象を抽象度により3階層に表現しているが、VHDLではクラスとインスタンスの2階層で表現している。対象モデルの特定対象の表現モデルはVHDLのインスタンスよって実際には表現されている。以上のような相違が存在する。

4.3 知識ベースの生成アルゴリズム

本システムのアルゴリズムの基本は、VHDL記述より抽出、整理した情報を対象モデルの特定対象の表現モデルに変換するものとする。

1) 抽象対象の表現モデルとVHDLの入力

生成する対象の抽象対象の表現モデルを入力する。この記述は、モデルを生成するに当たっての必要最低限の入力とする。またVHDLには文法的、意味的に間違いないの記述とする。

2) VHDLの情報抽出とhas-parts木の作成

構造面では、a)entity宣言毎のポート情報の詳細、b)entity宣言に対応するarchitecture本体のStructure記述のコンポーネント・インスタンス文よりサブコンポーネント名から情報を抽出する。機能面で

```

VHDL記述
architecture Structure of 4bit-CLA-FU
  --信号の宣言
  signal P: BIT_VECTOR(3 downto 0);
  --ローカル・コンポーネント宣言
  component Propagate&Generate-Section
    port (
      A: in BIT_VECTOR (3 downto 0);
      B: in BIT_VECTOR (3 downto 0);
      P: out BIT_VECTOR (3 downto 0);
      G: out BIT_VECTOR (3 downto 0);
    end component;
  end architecture;

```

アーグ抽出と HAS-PARTS木の作成




図2 変換例（一部）

は、a)entity宣言に対応するarchitecture本体のBehavior記述のプロセス文から情報を抽出する。これらの情報を用いてhas-parts木を生成する。

3) 記述の変換

has-parts木の横型探索を行い、機能ブロック毎に対象モデル記述へ変換する。その過程は、まず抽象一具体関係を作成する。次にBBM記述に必要な、全体一部分関係の親フレーム、データカテゴリー記述、ポート記述、振舞い記述の順で変換し、最後にGBM記述として、全体一部分関係の子フレームとリンク記述、機能パス記述を変換する。

以上のアルゴリズムにより、対象モデルの特定対象の表現モデルを生成する。図2に4ビット全加算器を対象とした場合の変換例（一部）を示す。

5.まとめ

本システムより、VHDL記述された設計仕様情報から、ある対象の特定対象の表現モデルが生成できることが確認された。今後の課題としては、抽象対象の表現レベルに必要十分な情報量の検討、抽象対象の表現モデルの生成などが上げられる。

参考文献

- 1) 山本、大森、福田、上野：キーボードユニットの対象モデルとそれを用いた故障診断システムの設計、人工知能学会全国大会、16-9(1990)
- 2) IEEE Standard, VHDL Language Reference Manual, IEEE 1987

