

予想配線長算出方法

8 N - 4

改田 博政 村方 正美 南 文裕 室伏 真佐子

株式会社 東芝 研究開発センター ULSI研究所

1.はじめに

近年のLSIの微細化技術の進歩に伴い、回路自身の遅延時間に対して配線長による遅延時間が無視できなくなってきた。一方、配線長は、遅延等のチップのパフォーマンスを決定する重要な要素となっている。従って、レイアウト前のチップのパフォーマンスを予測する際、配線長を精度良く予測する事が重要となってきた。

レイアウト前の配線長予測の問題は、古くから取り組まれてきている。W.E.Donath[1]は、論理分割時に分割した論理ブロックとそれに必要な端子数の関係式（レンツの法則）に着目し、チップ内の全ての小領域でその関係式が成立立つと仮定して、各ネットの平均配線長を算出した。しかしこの方法では、ファンアウトの違いによる差は考慮されておらず、精度良く配線長を予測するものではなかった。

本論文では、一次元モデルを用い、確率的な方法で2端子ネットの配線長を予測し、n端子ネットの配線長は、2端子ネットの(n-1)倍として、各ファンアウト毎の配線長を予測する方法を提案する。提案する一次元モデルは、2端子ネットの配線長が2端子間の最短経路であると仮定した際の最大半周長、すなわち、与えられた母体（チップ）サイズの半周長を一边とする。また、2端子ネットの配線長は、当モデル内で実現し得る配線長とその実現確率から、平均配線長（期待値）を計算し求める。実験では、今回提案した予想配線長と実際レイアウトを行った後の実配線長を比較し、提案手法の有効性を示している。

2.前提条件

提案する予測方法では、配置のミニカット処理と同様に上記一次元モデルに対し、トップダウンにカットラインが引かれていく事を想定する。各カットラインは、図1で示すように、領域が均等分割される位置に引かれ、各カットエリア（カットラインで区切られた最小の格子）には1セルのみが占有する事ができるとする。母体（1辺）を2分割するカットラインを1次のカットラインと呼び、1次のカットラインで区切られた領域を2分割するカットラインを2次のカットラインと呼ぶ。図1の数字は各カットラインの次数を表し、図1は3次までのカットラインを引いた例である。

3.提案する予想配線長

3.1 事前準備

まず、配線長算出に先だって以下の準備を行う。
(1) 与えられた母体サイズ(d×d)から、配線長算出用

一次元モデル（一边の長さD(2*d)）を作る。

(2) 平均的な大きさのセルが当一次元モデルに配置されると仮定し、配置されるセル数($2^*(\text{セル数})^{1/2}$)を求める。

(3) 各カットエリアに1セルのみ占有する事ができると仮定し、カットライン次数の最大値($N=\log_2(2^*(\text{セル数})^{1/2}-1)$)を求める。

3.2 概要

上記準備後、2端子ネットの配線長を予測する。以下では、2端子ネットの配線長予測方法の概要について説明する。

カットラインによってネットが分断されている状態をb、カットラインによってネットが分断されず同一格子内に接続するセルが存在している状態をaとする（図2-1）。カットラインが1本も引かれていない状態、つまり、チップレベルでは、状態aのネットしか存在しない事とする。最終的には、1つの格子に1つのセルのみ存在するように、カットラインを順次引いていく。カットラインを引く事で注目している格子内に存在するネットが、状態bになる確率をp、状態aになる確率をqとする。定義から $p+q=1$ 、p, qは配置の性能によって決まるパラメータである。（n-1）次のカットラインにより格子が分断された後、さらに次のn次のカットラインを引いたとする。状態aであったネットはn次のカットラインにより状態aと状態bに分断される。状態bであったネットは（n-1）次のカットラインよりの格子に入るか、n次のカットラインを跨ぎ（n-1）次のカットラインから遠い格子に入るか、どちらかである（図2-2）。遠い格子に入る確率を α 、近い格子に入る確率を $(1-\alpha)$ とする。この α も配置の性能によって決まるパラメータである。このモデルを使い、各カットライン次数での状態a, bとなるネットの配線長の期待値を求めていく。チップレベルでのネットaの配線長の期待値が、求める予想配線長である。

3.3 定式化

次に、上記モデルの定式化を行う。aの状態の配線長の期待値をLa、bの状態の配線長の期待値の1/2をLbとすると、

$$La(n-1)=La(n)*q+(2*Lb(n))*p$$

$Lb(n-1)=Lb(n)*(1-\alpha_n)+((D/2^n)+Lb(n))*\alpha_n$ の漸化式が成立する。ここで、pはbの状態になる確率、qはaの状態になる確率、 α_n は既にカットラインを跨いだネットがさらにカットラインを跨ぐ確率、nはカットラインの次数、Dは母体の半周長とする。また定義より、 $p+q=1$ となる。上式より、

$$La(n-1)=q*La(n)+2*p*Lb(n) \quad \dots \text{式 (1)}$$

$$Lb(n-1)=(\alpha_n*D)/2^n+Lb(n) \quad \dots \text{式 (2)}$$

を得る。ここで、 $La(0)$ が未配置状態の配線長となる。

An interconnection length prediction method
for Gate Array

Hiromasa Kaida, Masami Murakata, Fumihiro Minami,

Masako Murofushi

TOSHIBA ULSI Research Center

```

<<procedure La(n)>>
step1 : nがNならreturn(0)
    1つのカットエリアに1つのセルが入った状態
step2 : La=La(n+1), Lb=Lb(n+1)
step3 : return(q*La+2*p*Lb)

<<procedure Lb(n)>>
step1 : nがNならreturn(D/2N+1)
    1つのカットエリアに1つのセルが入った状態
step2 : Lb=Lb(n+1), αn+1=αN-n
    αN (最下位のカットラインを跨ぐ確率) をαと
    すると、αN-1はカットラインを2本跨ぐ確率と
    なる。従って、その確率をα2とする。また、上
    記αn+1は、カットラインを(N-n)本跨ぐ確
    率となるため、αN-nとする。
step3 : return((αn+1*D)/2n+1+Lb)

```

上記N次（最終次）のカットラインを跨ぐ確率αは、N次のカットラインを跨ぐか、跨がないかのどちらかである。そこで、α=0.5とする。

また、カットラインと2端子ネットの関係は図2-1に示すようにカットラインを跨ぐか、跨がないかの2通りある。そこで、p=q=1/2とする。

各パラメータに上記値を設定すると、2端子ネットの予想配線長は、

$$(D/2^N)*[N-(1-(1/2)^N)]$$

となる。ここで、(D/2^N)は平均的なセルの一辺の長さ、Nをlog₂(2*(セル数)^{1/2}-1)とする。n端子ネットの配線長を、2端子ネットの(n-1)倍と仮定すると、n端子ネットの予想配線長は、

$$(D/2^N)*[N-(1-(1/2)^N)]*(n-1)$$

となる。

4. 評価結果

実験では、17kから300k母体のゲートアレイのデータを用い、本手法の予測精度を、相対誤差を使って評価した（表1）。また、W.E.Donathの手法のようにファンアウト数に依存しない予測値との性能を比較するため、実配線後の全ネットにわたる平均配線長を求め、これを予測値として評価した。

ここで用いる相対誤差とは、

$$\sum |(AV(f)-X(f))/AV(f)|*C(f) / \sum C(f)$$

で、fをファンアウト数、AV(f)を実配線後のファンアウト毎の平均長、C(f)をファンアウト毎のデータ数とする。また、Σは全てのファンアウトに対して行う。

表1の誤差（予測値）は、本手法の相対誤差を、誤差（平均値）は、ファンアウトに依存しない予測値を使った場合の相対誤差を表す。表1の（予測/実）比は、2端子ネットの実配線長の平均値に対する2端子ネットの予想

3 2 3 1 3 2 3 (1,2行目)の次数)




図1. 各カットラインとその次数の関係
(破線はカットラインを示す。)




図2-1. 2端子ネットの配置状態

図2-2. 2端子ネットの配置状態
(1次カットライン後)

配線長比を表す。表1の実配線長比は、17k母体の2端子ネットの平均配線長に対する2端子ネットの平均配線長を表す。

表1の相対誤差の結果が示すように、大規模の3データを除いて、本手法ではかなり高い精度（37%以下の予測精度）で予測する事が可能となった。予測精度の悪かった3データに関しては、表1の（予測/実）比が示すように、データ数の多い少端子ネットでの予測精度が落ちた事が影響している。しかし、これら3データは、表1の実配線長比が示すように2端子ネットの配線長が極端に短くなつたためである。特に300kデータでは、セル数、ネット数共にが10倍以上になっているにも関わらず、2端子ネットの配線長が約1/2になっている。

図3はファンアウト毎の実平均配線長と予想配線長の比較結果を示す（図3-1:テ-72, 図3-2:テ-77）。図3が示すように、ファンアウト毎の平均実配線長の傾向は予測長と類似し、ファンアウトの違いによる配線長の傾向を的確につかむ事ができた。

5. まとめ

以上、レイアウト前の配線長予測方法に対する新しい方法を提案した。この方法によれば、一部のデータでの予測精度が低かったものの、かなり高い精度で予測する事が可能となった。今後は、さらに大規模データでの評価とスタンダードセル方式への適用方法の検討を行う予定である。

参考文献

[1] W.E. Donath,

"Placement and Average Interconnection Lengths of Computer Logic", IEEE Transactions Circuits and Systems, vol. CAS-26, pp272-277, April 1979.

図3-1. 実平均配線長と予想配線長の比較 (テ-72)





図3-2. 実平均配線長と予想配線長の比較 (テ-77)



— 実平均配線長 ----- 予想配線長

表1. 評価結果

	テ-71	テ-72	テ-73	テ-74	テ-75	テ-76	テ-77	テ-78
母体サイズ	17k	38k	51k	51k	129k	129k	129k	300k
セル数	2830	5700	6486	4390	10111	12216	11052	38004
ネット数	2939	5742	6828	4466	12007	13289	13310	49130
誤差(予測値)	13.7	27.8	19.7	7.9	68.0	70.4	37.0	95.1
誤差(平均値)	59.7	122.5	60.9	103.7	134.3	63.6	166.1	73.8
(予測/実)比	93	130	104	102	178	150	143	169
実配線長比	100	80	106	111	89	81	105	52

誤差 : 相対誤差 (単位%)

(予測/実)比 : 2端子ネットの予想配線長/2端子ネットの実平均配線長 (単位%)

実配線長比 : 2端子ネットの実平均配線長比 (単位%)