

## インタプリタ・コプロセッサのLSIの設計

9 L-8

泉 哲・平井 輝久・金本 好司・板野 肇三  
筑波大学

## 1はじめに

解析木インタプリタ CPATIE-0 のレジスタ転送レベルの設計 [1][2] をもとに、高機能な LSI 設計用の CAD であるシリコンコンバイラ Genesil[3] を使用し、LSI の設計を行なった。このシリコンコンバイラ Genesil は、ハードウェアモジュールの機能レベル記述から LSI のレイアウトを自動的に作成するツールであり、ALU、RAM、PLA、乗算器、ソフトレジスタなどのプリミティブを使って設計する。これらのプリミティブは 2 相クロックで動作しているので、クロック属性を念頭に置きながら設計を進めなければならない。以下シリコンコンバイラ Genesil 上でのチップ作成における一連の作業に従い、CPATIE-0 の LSI 設計について説明し、性能の評価を行なう。

## 2 CPATIE-0 の LSI 設計

Genesil 上で一つのチップを設計するには、チップを構成するオブジェクトを幾つかのモジュールに分割し、そのモジュールをさらに階層化していくというモジュール設計の概念がサポートされている。各モジュール設計の過程には、大きく分けて、モジュール毎のパラメータ定義とモジュール間の信号を接続する論理設計、モジュールのシリコン上の配置とモジュール間の配線をする物理設計、そしてタイミング解析や機能シミュレーションを行ない性能や動作を確認する作業がある。

## 2.1 CPATIE-0 の論理設計

CPATIE-0 を構成するユニットには TCU、RCU、BCU の 3つがあり、それぞれレジスタ部、スタック部、シーケンサ部とインターフェースレジスタ部に分けることができる。但し、BCU にはスイッチ部とシーケンサ部のみ存在する。

## (1) TCU

TCU のレジスタ部である PC、NODE、OPERAND 1 は、32 ビット幅のパラレルデータバスで実現されており、NODE は ncode (8 ビット)、child1 (12 ビット)、child2 (12 ビット) に分割され、出力される。PC と OPERAND 1 は、child1 や child2 とスタック部からの入力を選択するマルチプレクサを備えている。これら 3 つのモジュールへのデータ転送は、制御信号が発せられてからデータ入力までを 1 クロックで終るようになっている。

TCU のスタック部である PC\_STACK は 1 ワード 13 ビットで 128 ワード長の RAM で、TSP は 8 ビット幅のパラレルデータバスで実現されており、TSP はスタックポインタの増減を行なう加減算器を備えている。PC\_STACK にデータをプッシュ、ポップする際、TSP の増減を行なう必要があるので、スタック操作の終了には 2 クロック必要である。

TCU のシーケンサ部である CTABLE と TCU\_CTR は PLA で実現されており、CTABLE と TCU\_CTR は入力ラッチを持つことによって、CTABLE の出力を受けとる TCU\_CTR 間でクロック属性を合わせている。CTABLE は 33 タームであり、TCU\_CTR の状態遷移数は 10 の、74 タームから成り立っている。

TCU のインターフェースレジスタ部である NCODE と OPERAND は、RS フリップフロップによりハンドシェイクの制御を行なっているランダムロジックブロックで実現されている。NCODE は 8 ビット、OPERAND は 32 ビットのデータレジスタを保持しており、このブロックは送り側と受け側のデータアクセスを非同期に行なわせることを許しているので、お互い独立なクロックで動作し、ハンドシェイク方式でデータ転送できる。

## (2) RCU

RCU の論理設計方針も TCU とはほぼ同じなので、モジュールのパラメータ値と異なる部分のみを説明する。

RCU のレジスタ部の MPC、OPERAND2 と RPO は、それぞれ 10 ビット、32 ビット、32 ビット幅のパラレルデータバスで実現されており、入力側にマルチプレクサを持っている。また RPO と OPERAND2 の値は加算器に入力されており、両者の加算値が再び OPERAND2 に入力されるというマイクロ命令も 1 クロックで実行できる。

スクック部の MPC\_STACK は、1 ワード 11 ビットで 128 ワード長の RAM で実現されており、TCU 同様、スタック操作に 2 クロック要する。

シーケンサ部の ETABLE と RCU\_CTR も入力ラッチを持つ PLA で実現されおり、ETABLE は 249 タームであり、RCU\_CTR の状態遷移数が 11 の、35 タームから成り立っている。

インターフェースレジスタ部の COND もハンドシェイク機能を持つ、1 ビットのランダムロジックブロックで実現されている。

## (3) BCU

BCU のシーケンサ部である BCU\_CTR も TCU、RCU と同様に設計されており、状態遷移数が 6 の、27 タームから成り立っている。

BCU の ADDR\_SW と DATA\_SW は 32 ビット幅のパラレルデータバスで実現されており、ADDR\_SW は入力にマルチプレクサを持ち有効なアドレスを選択している。DATA\_SW はデータバスの出力側の 2 つのバスをトライステートに設定し、バスへの入力イネイブル信号を排他的に動作させスイッチの動作を行なっている。

また単相クロックで動いている SPARC[4] とのデータの受渡しは、SPARC がハンドシェイク機能を持たず入力クロックに同期して、RCU の 2 相クロックの一方のフェーズを SPARC に入力し、SPARC からのデータのクロック属性をもう一方のフェーズと判断し行なっている。さらに SPARC がメモリアクセスを行なう際、SPARC のアドレスバスとデータバスは同時に有効にならず、データバスがアドレスバスの 1 クロック後に有効になるので、Genesil の RAM にタイミングを合わせるために、アドレスバスをラッチに通しメモリに接続している。

しかしデータバスは、Genesil とのロードとストアに半クロックのタイミングの狂いが出ているので、ロード時のデータバスはラッチを通して、ストア時のデータバスはラッチを通さずに接続している。

## 2.2 CPATIE-0 の物理設計

Genesil 上での物理設計は、ブロックコンパイル、フロアプラン、ルーティングの 3 つの段階に分けられる。

ブロックコンパイルとは、LSI を構成する各モジュールの最下位レベルのブロックについて物理的なレイアウトを生成することである。ブロックコンパイルは論理設計時に定義されたモジュールの設定値をもとに、ブロックコンバイラが完全に自動的に行なうので設計者の作業は存在しない。ブロックコンパイルが終了すると次に行なう設計はフロアプランであり、シリコンのチップを想定した長方形の領域に複数のモジュールを配置することを行なう。物理設計の最終作業はルーティングであり、Genesil がフロアプランで配置されたモジュール間の配線を行なう。このルーティングは信号線の通路を確保するために、モジュール間の間隔が広げられ、フロアプランで設計したものとはかなり違った配置結果が生じる。

このように Genesil 上の物理設計で、設計者に自由度が与えられている設計はフロアプランのみであり、ルーティングの結果生成されたモジュールの面積が小さくなるように設計を行なわねばならない。このため各モジュールの信号線の接続にも注意を払いながらフロアプランを進め、ルーティング後の結果と確かめながら対話的に作業を繰り




図 1: 構文木インタプリタ CPATIE-0 のレイアウト

返さねばならない。また物理設計はモジュールの階層と密接な関係があり、モジュール設計の階層を深くし単位モジュール数を少なくすると、フロアプラン時に最適な結果を容易に見つけ出せ局所的な最適値が求められるが、上位のモジュールに行くにつれ細かい調整ができる、チップレベルの全体としては逆効果になる恐れがある。

このようなことを踏まえ CPATIE-0 は、チップレベル、ユニットレベル、ブロックレベルの 3 つの階層に分け、物理設計を行なった。ユニットレベルには TCU、RCU、BCU の 3 つのモジュールがあり、それぞれのブロックレベルにはスタック、テーブル、インタフェースレジスタなどのモジュールがある。TCU のモジュール数は 11、RCU は 12、BCU は 4 であり、各ユニットのモジュールで、大きな面積を占有するのはスタックとテーブルであり、TCU では PC STACK、PC、TCU.CTR が、RCU では MPC STACK、ETABLE、OPERAND2 が、BCU では ADDR\_SW、DATA\_SW が各ユニットの半分以上を占めていた。チップレベルのフロアプランの領域が正方形に近く設計できるように、ユニットレベルのフロアプランでは、なるべく細長い長方形に配置した。そのために各ユニットで基準となるモジュールは、TCU、RCU ではスタックが、BCU ではスイッチであり、特に BCU は信号線の数が少ないため、かなり細長い長方形を実現できた。それぞれのフロアプランのサイズは、TCU が  $9.8 * 17.7$  (mils)、RCU が  $12.4 * 17.7$  (mils)、BCU が  $3.4 * 14.3$  (mils) になり、ルーティング後のサイズは、TCU が  $15.6 * 20.5$  (mils)、RCU が  $19.3 * 22.6$  (mils)、BCU が  $3.4 * 14.3$  (mils) になった。この結果をもとにチップレベルでのフロアプランは、TCU と RCU の長辺同士を隣接させ、BCU を TCU と RCU でできた長方形の長辺に合わせて配置した。最終的に仕上がったチップレベルのフロアプランのサイズは  $26.1 * 35.0$  (mils) になり、ルーティング後は  $33.1 * 42.4$  (mils) になった。

### 3 設計評価

図 1 は CPATIE-0 のレイアウトを示しており、表 1 は PATIE-0[5][6]とのフロアプラン面積の比較を示している。TCU については、OPERAND1 の追加にも関わらず、オブジェクトの配置や信号回

表 1: FLOORPLAN のサイズの比較

単位: mils ( $mils^2$ )

	PATIE-0	CPATIE-0	対比
TCU	193 * 265 (51145)	156 * 205 (32136)	1 : 0.63
RCU	121 * 147 (17787)	193 * 226 (43618)	1 : 2.45
チップ	452 * 505 (228260)	331 * 424 (140344)	1 : 0.61

表 2: 動作クロックの最小周期

単位: nsec

	PATIE-0	CPATIE-0	対比
TCU	54.2	38.7	1 : 0.71
RCU	32.1	42.6	1 : 1.33

線の配線が効率良く設計でき、約 40%ほど縮小することができたが、RCU は予想外に大きくなかった。その原因と思われる原因是、ETABLE のターム数が CMEM のターム数の約 3.4 倍に増えたこと、オブジェクトの数が 9 から 12 に増えたこと、マイクロ命令を積むスタックの容量を 2 倍に増やしたこと、OPERAND2 に演算機能を付けたことなどが挙げられる。しかしチップレベルで面積を比べると、PATIE-0 面積の半分以下に押えることはできなかったものの、BCU の影響も少なく約 40%の縮小が実現された。このことからオブジェクトの数や大きさより、オブジェクトの配置や信号回線の配線にチップ面積に多大な影響を及ぼすことがわかった。

表 2 には各ユニットの動作に必要とされるクロックの最小周期を比較している。制御信号を出す PLA の状態数を 3 分の 1 に減らしたことにより TCU は速くなったが、RCU は PLA の状態数を 3 分の 1 に減らしたにも関わらず、ETABLE の状態数に影響されかなり遅くなったり。まだ個々のモジュールの動作をシミュレーションしている段階なので、CPATIE-0 全体の機能シミュレーションは行なっていない。しかし TCU、RCU も状態遷移の状態数を減らしたことにより、ノード毎に必要とされるクロック数が減少すると思われる所以、全体の実行速度は気になるほどには低下しないと予測される。

### 4 おわりに

PATIE-0 の約半分の面積を占めている DU を既存の CPU に置き換える、PATIE-0 のチップ面積の縮小化を計るとともに、さらにコプロセッサ向きのハードウェア構文木インタプリタ CPATIE-0 として再設計を行なった。CPATIE-0 のチップ面積の縮小化が実現されたが、まだモジュール配置には問題があり、PATIE-0 チップの 40%までに縮小可能が期待される。また CPATIE-0 をコプロセッサとして位置付け、新たな構文木インタプリタのアーキテクチャをハードウェア設計し、その実現性を確かめることができた。

今後、より上位の高級言語へのコプロセッサ向きハードウェア構文木インタプリタを設計する際、貴重な参考資料になると思われる。

### 参考文献

- [1] 平井輝久, “構文木インタプリタのコプロセッサ向きアーキテクチャの設計”, 筑波大学情報学類 卒業論文 (1991).
- [2] 平井輝久, 金本好司, 板野肯三, “コプロセッサインタプリタの設計”, 情報処理学会第 46 回全国大会, 9L-07, (1993).
- [3] Silicon Compiler Systems Corporation, “Genesil System Compiler Library, Vol.1,2,3” (1989).
- [4] Cypress Semiconductor Corporation, “SPARC RISC USER’S GUIDE”, (1990).
- [5] 酒井仁, “構文木インタプリタの LSI 向き構成法”, 筑波大学工学研究科 電子情報通信学会論文, CPSY91-3 (1991).
- [6] 酒井仁, “構文木インタプリタの LSI 向き構成法に関する研究”, 筑波大学工学研究科 修士論文 (1991).