

フラッシュメモリスステムの評価

黒田 剛毅 田積 誠 西川 幸伸
松下電器産業(株) 情報システム研究所

9 L - 3

1. はじめに

近年情報機器の小型化・携帯化が進み、以前ではあまり考慮されることのなかったデバイスの大きさ、重さ、耐衝撃性などが大きくクローズアップされるようになってきた。また、携帯という面からバッテリー駆動が必須となり、システムの消費電力を抑えることが大きな課題となっている。フロッピーディスクやハードディスクなどの2次記憶装置は、動作時には消費電力は2~3Wとかなり大きく、耐衝撃性も10G程度と非常に低い。そこでオンボードで書き換え可能な半導体不揮発性メモリであるフラッシュメモリが最近注目されている。フラッシュメモリを使用することによってHDDに比べ動作時の耐衝撃性は約50倍向上し、消費電力も1/20程度に抑えられる。しかしフラッシュメモリは利点ばかりではない。フラッシュメモリはオーバーライトができず、書き換えの際には必ず消去が必要となる。そして消去およびプログラムにはベリファイを必要とし、成功するまで処理を繰り返す。従って、性能的には書き換え速度がボトルネックとなる。本稿ではフラッシュメモリを2次記憶として用いるために、特に書き換え速度を向上する制御方式の検討および評価を行なう。また仕様には表れない消去回数およびプログラム回数を測定し、制御方式の評価に用いた。

2 フラッシュメモリの特性測定

消去およびプログラムではベリファイを行ない、処理が正しく行なわれていなければ再度実行する。従ってこの時の消去回数、プログラム回数が書き換え速度に大きく影響する。入手可能な2種類(タイプA、タイプBと呼ぶ)のフラッシュメモリについて、消去回数およびプログラム回数を測定した(表1)。この結果デバイスによって消去回数、プログラム回数に違いがあることがわかった。

	タイプ A	タイプ B
消去回数	13回	1回
プログラム回数	1回	2回

表1: 消去回数、プログラム回数の測定

3 フラッシュメモリ制御方式の検討

フラッシュメモリの書き換え速度を向上させるために、ここではコピーバック方式のキャッシュをホストとフラッシュメモリとの間に設け、その制御を工夫することにより高速化を図る。

まずキャッシュに対して何も高速化機構を持たないものを制御方式1とし、高速化機構を設けたものとの比較基準とする。そしてこのときのキャッシュのラインサイズはホストからのアクセスサイズおよびフラッシュメモリの消去単位と等しいとする。

制御方式1ではフラッシュメモリへの書き換えが発生するのはリードミスおよびライトミスの場合であるが、この時は消去およびプログラムが必要となる。

制御方式1においてキャッシュへのライトに着目すれば、キャッシュに書かれたデータは必ずフラッシュメモリに書き戻される。従って、ホストからキャッシュへデータが書き込まれたエンタリは、該当するフラッシュメモリ上のブロックをバックグラウンドで先行的に消去する。そこでエンタリのコピーバック時にはプログラム動作のみとなり高速化が図れる。これを制御方式2とする。

次にリードに着目すると、制御方式1、2ではリードミスの時にエンタリリプレースが発生する。しかしフラッシュメモリのリードが高速なことから、リードミス時は直接フラッシュメモリから読みエンタリリプレースを行なわない。これによりリードミス時のペナルティを低減する。これを制御方式3とする。

制御方式2、3ではフラッシュメモリの消去をデータのリードやプログラムと並列に行なうことによりコピーバック時間は消去済みブロックへのプログラム時間ですむ。

	制御方式1	制御方式2	制御方式3
リードヒット	1. キャッシュからリード	1. キャッシュからリード	1. キャッシュからリード
リードミス	1. コピーバック(消去&プログラム) 2. フラッシュメモリからリード 3. キャッシュにアップデート	1. コピーバック(プログラムのみ) 2. フラッシュメモリからリード 3. キャッシュにアップデート	1. フラッシュメモリからリード
ライトヒット	1. キャッシュへライト	1. キャッシュへライト	1. キャッシュへライト
ライトミス	1. コピーバック(消去&プログラム) 2. キャッシュへライト	1. コピーバック(プログラムのみ) 2. キャッシュへライト	1. コピーバック(プログラムのみ) 2. キャッシュへライト

表2: フラッシュメモリスステムの制御方式

4 制御方式の評価

キャッシュ機構を設けたときの実効アクセス速度は次のようになる。

$$\begin{aligned} & \text{実効アクセス速度} \\ = & \text{リード頻度} \times (\text{リードヒット率} \times \text{キャッシュリード速度} \\ & + \text{リードミス率} \times \text{フラッシュリード速度}) \\ + & \text{ライト頻度} \times (\text{ライトヒット率} \times \text{キャッシュライト速度} \\ & + \text{ライトミス率} \times \text{フラッシュライト速度}) \end{aligned} \quad (\text{式1})$$

式1に使用するパラメータは以下のようになる。まずリードとライトの頻度は0.6/0.4[1]、キャッシュのアクセス速度は25nsec/byteとする。キャッシュのヒット率は変数とする。制御方式1および2はキャッシュのエントリをリプレースするときの条件が等しいのでヒット率も等しくなる(リードヒット率: x 、ライトヒット率: y)。しかし制御方式3は制御方式1、2とリプレースの条件が異なるので、ヒット率も異なる(リードヒット率: x' 、ライトヒット率: y')。

本評価では、キャッシュのラインサイズを4kBとする。今回測定したタイプAとタイプBとでは消去単位が異なるが、本制御方式ではキャッシュのラインサイズとフラッシュメモリの消去単位とが等しいとしているので、タイプAとタイプBではラインサイズが異なり、それによりヒット率も異なる。従ってここではタイプAが表1に示す特性(消去回数13回、プログラム回数1回)を維持しつつ消去単位が4kBとなると仮定して消去時間およびプログラム時間を見積もり、その値を評価に使用した(表3)。

	タイプ A	タイプ B
リード時間	0.6msec	0.6msec
プログラム時間	66.0msec	11.6msec
消去時間	204.0msec	2.9msec

表3: 4kB単位でのアクセス時間

これらの値を式1に代入して計算すると制御方式1~3の実効アクセス時間は以下のようになる。

制御方式	実効アクセス速度
制御方式1	$66.2 - 39.7x - 26.4y \mu \text{ sec/byte}$
制御方式2	$16.3 - 9.76x - 6.46y \mu \text{ sec/byte}$
制御方式3	$6.56 - 0.08x' - 6.46y' \mu \text{ sec/byte}$

表4: タイプAの実効アクセス時間

制御方式	実効アクセス速度
制御方式1	$3.63 - 2.19x - 1.41y \mu \text{ sec/byte}$
制御方式2	$0.80 - 0.50x - 0.28y \mu \text{ sec/byte}$
制御方式3	$0.38 - 0.07x' - 0.28y' \mu \text{ sec/byte}$

表5: タイプBの実効アクセス時間

表4、表5によると高速化の機構を設けない制御方式1に比べ制御方式2はタイプAでは約4倍、タイプBでは約4.5倍の高速化が達成できている。

制御方式3ではリードミス時にエントリのリプレースを行わないので、リードのヒット率 x' は制御方式1、2に比べて小さくなる。しかし、ライトミス時にのみキャッシュのエントリをリプレースするため、キャッシュをライトデータで満たすことができ、制御方式1、2に比べ見かけ上キャッシュ容量が増加したことになり、ヒット率は大きくなる。

いまキャッシュのアクセス速度をフラッシュメモリのリード速度と等しくすると、リードのヒット率 x' の項が定数になり、実効アクセス速度はライトのヒット率 y' の1次関数となる。

$$0.43 - 0.28y' \mu \text{ sec/byte} \quad (\text{タイプ B})$$

上記の式においてライトのヒット率 y' をゼロとしても、実効アクセス速度は $0.43 \mu \text{ sec/byte}$ となる。また、上記理由によりキャッシュのヒット率 y' は y より大きくなるので、タイプBのフラッシュメモリでは消去をバックグラウンドで実行し、リードミス時にフラッシュメモリより直接読むことの効果でHDDのデータ転送速度(約 $1 \mu \text{ sec/byte}$)よりも高速な性能が得られる。

5 消去をバックグラウンドで実行するための制御方式

上記評価では消去が完全にバックグラウンドで行なえることを前提としている。それは、以下の制御方式により実現される。

- ・フラッシュメモリに対してリードやプログラムなどが発生している時間を利用し、アクセスが行なわれていないチップのブロックを消去することによって消去をバックグラウンドで行なう。
- ・フラッシュメモリに対するアクセス時間とそれよりも長い時間を要する消去とをオーバーラップさせるために、異なるチップの複数ブロックを選択して同時に消去する。

この方式については現在評価中である。

6 まとめ

本稿ではフラッシュメモリを2次記憶として使用する場合の問題点の抽出およびそれを克服するための制御方式を提案した。ここで提案した制御方式のモデルを構築し、シミュレーションによる定量的な性能評価を行なうのが今後の課題となる。

参考文献

- [1] "Data Access Time: A New Perspective on Disk Drive Performance" Quantum, 1992