

1 K-2 TTL 組合せ論理回路の 電流計測テストのための検査入力生成

橋爪 正樹 月本 功 為貞 建臣
(徳島大学)

1. まえがき

過去に我々は各検査入力印加時の TTL組合せ論理回路の電源電流値を測定し、正常回路のものと比較することで故障検出を行う電流計測テスト法を提案した^(1,2)。また74シリーズの組合せ論理回路に対し電流計測テスト法の検査入力を生成した⁽²⁾。本稿ではISCAS-85のベンチマーク回路に対する検査入力生成結果について報告する。

2. TTL論理回路の電源計測テストのための検査入力

TTL論理回路の電源電流は各論理ゲートに流れる電源電流の和で表されるので、N個の論理ゲートから構成される回路にj番目の検査入力 T_j を印加した時の正常時電源電流 $I_{cc}(j)$ は式(1)で表される。

$$I_{cc}(j) = \sum_{i=1}^N I_i(j) \quad (1)$$

ここで $I_i(j)$ は被検査回路に T_j を印加した時の i 番目の論理ゲートに流れる電源電流値である。

TTL論理ゲートの正常時電源電流値は出力論理値により定まる⁽¹⁾。そのため $I_i(j)$ は式(2)で表すことができる。

$$I_i(j) = \begin{cases} I_{iH} & \text{出力論理値が1の時} \\ I_{iL} & \text{出力論理値が0の時} \end{cases} \quad (2)$$

本研究では信号線に発生した断線故障、電源線(Vcc線/GND線)との短絡故障の検出問題を考える。その場合、全てのゲートの入力信号線の故障は前段のゲートの出力信号線の故障と等価と考えることができる⁽²⁾ので、k番目のゲートの出力信号線に故障が発生した場合の電源電流 $I_{cc}'(j)$ は、式(4)、(5)を用いて式(3)で求めることができる。

$$I_{cc}'(j) = \sum_{i=1}^N I_i'(j) \quad (3)$$

$$I_i'(j) = \begin{cases} I_i(j) & i \neq k \text{の時} \\ I_k'(j) & i = k \text{の時} \end{cases} \quad (4)$$

$$I_k'(j) = \begin{cases} I_{EG} & \text{論理ゲートの出力が1で} \\ & \text{出力信号線がGND線と短絡時} \\ I_{EV} & \text{論理ゲートの出力が0で} \\ & \text{出力信号線がVcc線と短絡時} \\ I_k(j) & \text{上記以外の時} \end{cases} \quad (5)$$

Test Generation for Supply Current Testing of TTL Combinational Circuits
Masaki Hashizume, Isao Tsukimoto and Takeomi Tamesada
The University of Tokushima

我々の電流計測テスト法^(1,2)では図1に示すように、被検査回路の外部入出力信号線にゲートを接続し、そのゲートに流れる電源電流も同時に測定する。また電源電流はアンプとA/D変換器を用いて抵抗電位差法により測定する。

電源計測テスト法は、 $I_{cc}(j)$ と $I_{cc}'(j)$ との間の差により故障検出を行う故障検出法である。そのため式(6)を満たす入力 T_j が検査入力となる。

$$|I_{cc}'(j) - I_{cc}(j)| \geq I_{div} \quad (6)$$

ここで I_{div} は電源電流の測定精度である。ところが I_{EV} および I_{EG} は時間的に変化する上にゲート毎に異なるため、式(7)を満たす T_j が我々のテスト法の検査入力となる⁽²⁾。

$$I_{cc}(j) - \max(I_{cc}'(j)) \geq I_{div} \quad \text{または、} \\ \min(I_{cc}'(j)) - I_{cc}(j) \geq I_{div} \quad (7)$$

3. 検査入力の導出

本研究では次の検査入力生成手続きを使用した。

【検査入力生成手続き】

- ①乱数を用いてj番目の入力 T_j を作成する。
- ②論理シミュレーションにより、入力 T_j 印加時の正常時の各信号線の論理値を導出する。
- ③入力 T_j で活性化できる信号線の故障を選ぶ。
- ④故障シミュレーションにより正常時と異なる論理値を出力する論理ゲート集合 S_G を求める。
- ⑤ S_G 内の各論理ゲートに対し、正常時と故障時の電源電流差を加算し、 $I_{cc}(j) - \max(I_{cc}'(j))$, $\min(I_{cc}'(j)) - I_{cc}(j)$ を導出し、式(7)を満たせば検出可能故障とする。
- ⑥まだ検出されていない故障のうち入力 T_j で検出可能かどうか調べられていない全故障について③~⑤を繰り返す。
- ⑦⑥で求めた検出可能な故障数が1以上ならば T_j を検査入




図1 電源電流測定回路の構成ブロック図

力として採用する。

⑧全ての故障が検出可能となれば終了する。

⑨Ns回連続してTjを生成しても検査入力として採用されなければ終了する。それ以外の場合①～⑧を繰り返す。

各論理ゲートに流れる電源電流値は表1の値を使用した。ISCAS-85のベンチマーク回路内には表1以外の多入力ゲートが使用されているため、ベンチマーク回路を表1のゲートを用いた回路に変換し、検査入力を生成した。A/D変換器として12ビットのものを使用し、Idivは式(8)を満たす最も小さい値を使用した。

$$\max(I_{cc}(j)) \leq I_{div} \cdot (2^{12} - 1) \quad (8)$$

式(8)の正常回路の電源電流最大値 $\max(I_{cc}(j))$ は論理シミュレーションにより各論理ゲートの出力論理値を求め、表1の値を用いて導出した。また本研究では上記検査入力生成手続きの終了条件であるNsを50とし、OMRON製ワークステーションLUNA-88Kを用いて検査入力を導出した。

表2に電流計測テスト法および出力論理値測定による故障検出法の検査入力生成結果を示す。なお表2の出力論理値測定による故障検出法の検査入力は、外部出力論理値に差が現れれば検査入力として採用するように上記手続きの⑤を変更し、導出した。

表2より、電流計測テスト法は、C880、C1908、C5315、C6288、C7552以外の回路では、出力論理値測定による故障検出法に比べ、より多くの故障を少ない検査入力で検出できることがわかる。C880とC1908の故障検出率が出力論理値測定による故障検出法の故障検出率より小さくなっているのはNsの影響である。C5315、C6288、C7552に対しては回路規模が大きいため、Idivの値が大きくなったのが原因と考えられる。電源電流を測定する際に被検査回路を複数個の回路ブロックに分割し、各回路ブロックの電源電流を測定することでIdivの値を小さくできる。そこでIdivを0.1mAに設定し検査入力を導出した結果を表3に示す。表3よりIdivを小さくすることで検査入力数を少なくでき、さらに故障検出率も高くなることがわかる。

4. むすび

本稿ではISCAS-85のベンチマーク回路をTTLゲートで構成した回路に対する、電流計測テスト法の検査入力導出結果を示した。今後は電流計測テスト法の検査入力を高速に導出するためのアルゴリズムを開発する予定である。

【謝辞】本研究に関し京都大学工学部矢島脩三教授には貴重な助言を頂きました。ここに深謝します。

参考文献

(1) 橋爪, 為貞: "TTL組合せ論理回路の電源電流による故

表1 使用したTTL LS型論理ゲートの電源電流値

Logical function	NI	I _L [mA]	I _H [mA]	I _{BG} [mA]	I _{BV} [mA]
NOT	1	0.71	0.23	74.80-82.80	108.50-132.50
BUFFER	1	0.81	0.47	82.05-85.60	157.00-206.00
AND	2	1.10	0.56	45.85-53.00	73.20-78.50
AND	3	1.17	0.59	47.10-60.40	57.35-63.65
NAND	2	0.70	0.18	40.30-49.20	156.00-207.60
NAND	3	0.73	0.20	51.10-56.40	100.00-268.00
OR	2	1.32	0.73	46.20-52.20	82.60-88.05
NOR	2	1.03	0.50	38.00-44.50	118.00-238.00
NOR	3	1.16	0.72	31.35-37.25	94.00-188.00
EX-OR	2	1.57	0.96	72.20-77.20	50.00-53.80

NI:入力数、
IL(IH):出力が0(1)時の正常時電源電流値

表2 電流計測テストのための検査入力生成結果

CUT	Idiv [mA]	Number of test inputs	Fault coverage [%]	CPU time [sec]
C19	0.004	5(8)	100(92.9)	0.1(0.2)
C432	0.053	45(73)	99.9(98.5)	$3.6 \times 10^1 (1.1 \times 10^2)$
C499	0.086	36(55)	98.3(97.6)	$5.9 \times 10^1 (1.7 \times 10^2)$
C880	0.111	56(96)	97.0(97.5)	$1.9 \times 10^2 (4.3 \times 10^2)$
C1355	0.123	72(88)	97.1(96.8)	$5.5 \times 10^2 (1.1 \times 10^3)$
C1908	0.201	54(146)	93.2(93.8)	$1.1 \times 10^3 (1.1 \times 10^4)$
C2670	0.348	62(89)	96.4(82.1)	$3.2 \times 10^3 (1.3 \times 10^4)$
C3540	0.416	89(214)	97.5(94.3)	$5.9 \times 10^3 (2.6 \times 10^4)$
C5315	0.650	122(191)	98.2(99.0)	$1.6 \times 10^4 (2.1 \times 10^4)$
C6288	0.620	162(49)	97.6(99.5)	$2.9 \times 10^4 (4.2 \times 10^3)$
C7552	0.881	173(213)	92.6(93.3)	$1.1 \times 10^5 (1.4 \times 10^5)$

()内は出力論理値測定による故障検出法の検査入力

表3 Idivを0.1mAの時の検査入力生成結果

CUT	Number of Test inputs	Fault coverage [%]	CPU time [sec]
C880	54(-15)	97.1(+0.1)	$1.8 \times 10^2 (-0.1 \times 10^2)$
C1355	70(-2)	97.1(±0)	$5.4 \times 10^2 (-0.1 \times 10^2)$
C1908	52(-20)	94.0(+0.8)	$8.9 \times 10^2 (-2.1 \times 10^2)$
C2670	53(-9)	99.0(+2.6)	$1.2 \times 10^3 (-2.0 \times 10^3)$
C3540	82(-11)	98.4(+0.9)	$4.2 \times 10^3 (-1.7 \times 10^3)$
C5315	59(-64)	99.9(+1.7)	$3.6 \times 10^3 (-1.2 \times 10^4)$
C6288	63(-99)	99.5(+1.9)	$5.7 \times 10^3 (-2.3 \times 10^4)$
C7552	94(-77)	99.0(+6.4)	$1.3 \times 10^4 (-9.7 \times 10^4)$

()内の数値は表1の電流計測テストの検査入力との差

障検出法", 信学論誌D-I, Vol. J73-D-I, No. 7 (1990)

(2) 月本, 橋爪, 為貞: "TTL組合せ論理回路の電源電流による故障検出のための検査入力生成法", 電子情報通信学会F T S研究会資料, FTS91-40(1991).