

6 J-1

チッププランニングシステムにおける マクロセル間配線の一手法について

中谷 美千世、吉岡 智良、藤原 紳一、岡田 時仁、神戸 尚志

シャープ株式会社

1. はじめに

近年、VLSIの大規模化、高集積化に伴い、開発期間の短縮、レイアウト設計の完全自動化等の要求が高まっている。そこで当社では、階層的レイアウト設計においてフロアプランニングと詳細レイアウトを密に連携させレイアウトの最適化を図るチッププランニングシステムを開発した。

詳細レイアウトでは、各マクロセルに適した自動レイアウト手法を用いて全チップのレイアウトを自動的に行う。最終的なチップの面積や配線長に大きく影響するチップの上位階層は、一般にマクロセル間配線手法を用いて設計される。マクロセルは形状が任意であるために配線の迂回や無駄な領域が発生しやすく、配線手法に高い性能が要求される。そこで本文では、高密度なレイアウトを達成するためのマクロセル間配線手法を提案する。本手法は、フロアプランの結果をもとに概略配線を行い、その後配線領域をチャネルに分割して、チャネル毎に詳細配線を行う2段階配線手法を用いている。以下に、このマクロセル間配線手法の処理について述べ、最後に実験結果を示す。

2. レイアウトモデル


本手法でのレイアウトモデルを示す。各マクロセルの形状は矩形で大きさは任意、またマクロセルの辺上には他のセルとの接続のための端子がおかれ、配線幅、配線層などの情報を持つ。マクロセルの配置については、非スライシング構造を許す。これにより配置の自由度が高まり、配線における無駄な領域(無効領域)が削減できる。

次に配線チャネルのモデルについて以下に示す。従来は、図1(a)に示すように配線の迂回や無効領域が発生していたが、これを解消するために図1(b)のようなモデルを扱う。この領域の決定法は次のとおりである。


1) チャネル領域の $Y_{max}(Y_{min})$ は、チャネルに面している端子の最大(最小) Y 座標である。

2) チャネル領域の $X_{max}(X_{min})$ は、チャネルに面しているマクロセルの右端(左端)の最小(最大) X 座標である。

チャネル形状をこのように定義し、配線の垂直方向の辺にも端子の存在を許して配線することによって図1(a)の領域Sのような無駄な領域を取り除くことができる。



(a) 従来のチャネルモデル



(b) 新しいチャネルモデル

図1 チャネルモデル

3. 处理手順

本手法の処理手順をその特徴を含めて述べる。

3.1 概略配線

ここでは、フロアプラングラフをもとに各配線の経路を決定する。経路決定は、フロアプランニングにおいて配線領域の見積りを行う際用いた手法^[1]と同じ手法で行う。こうすることでフロアプランニングで見積もられた配線領域と詳細レイアウト時の配線領域との差異を小さくしている。フロアプランニングでは、設計者が信号線の経路を指定でき、これを実際の自動レイアウトに反映させている。

3.2 チャネル定義、順序決定

チャネル定義では、まずフロアプラングラフから直線チャネルの候補となるものを見つけ出し、直線チャネルが定義できなくなればL型チャネルを定義する^[2]。その際、L型チャネル同志の重複ができるだけ少なくするように定義し、L型チャネルの最小化を図っている。また、直線チャネル、L型チャネル共に複数の候補よりチャネルを決定するときに以下のことを考慮している。まず、チップの面積を決める大きな要因となる配線の混雑度の高いチャネル(クリティカルサブチャネル)に注目し、これを配線領域に含まないものを選択する。次に配線領域拡大の要因となりやすいチャネルの十字交差部分やL型チャネルの折れ曲がり部分に注目し、その部分で凹凸の少ないものを選択する。このように定義することで詳細配線問題の簡単化を図っている^[3]。

詳細配線時には、定義の逆順で、図1(b)のようにチャネルの形状を決定する。その際、チャネルの交差部分に注目し、チャネルを通過する配線について、配線の交差が少なくなるように順序付けを行い、この部分での配線領域の拡大を押さえている^[4]。

3.3 詳細配線

本手法での詳細配線は、仮想グリッドを使った初期配線とチャネルスペーサの2つの処理からなる^[5]。初期配線では、まず適当な大きさの仮想グリッドを想定し、スイッチボックス配線法^[6]を適用する。未配線が生じた場合にはグリッド間隔を小さくして再配線を行い、未配線がなくなるまでこの処理を繰り返す。ここでは配線経路の相対位

置、配線層、ピア位置の決定を目的として、シンボリックなレイアウトを行っているため、配線結果にデザインルールエラーが存在することがある。エラーをすべて除去し、より最適な配線結果を導くためにチャネルスペーサを適用する。チャネルスペーサは、チャネルコンパクション^[7]手法を基本としているが、本手法では多角形の配線領域を扱うため、チャネルの上下左右各方向からコンパクションを行っている。

4. 実験結果

本手法を用いたマクロセル間配線の結果を示す。図2は、多角形領域の配線例である。又、全体では、当社従来手法で配線した結果と比較して、10から20%面積を削減する事ができた。




図2 配線例

5. おわりに

本稿では、階層的レイアウトにおけるマクロセル間の自動配線手法とその性能について報告した。現在本手法は、フロアプランシステムと組み合せてVLSIの自動レイアウト統合化システムとして当社の設計部門で評価中である。

参考文献

- [1]富田、松本、岡田、神戸、"VLSIにおけるフロアプランニングについて"、情処研報、89-DA-46、(1989).
- [2]W.-M.Dai, T.Asano, E.S.Kuh, "Routing Reagion Definition and Ordering Sheme for Buildling-Block Layout", IEEE Transactions on Computer-Aided Design CAD-4(3) pp 189-196 (1985).
- [3]吉岡、岡田、藤原、神戸、"マクロセル方式自動配線の一手法",第39回情処全大、(1989).
- [4]Patrick Groeneweld,"On global wire ordering for macro-cell routing",26th AMC/IEEE DA Comf., pp.155-160 (1989).
- [5]岡田、神戸、"ビルディングブロック型レイアウト対応チャネルルータの一手法",第39回情処全大、(1989).
- [6]Y.shin and A.Sangiovanni-Vincentelli,"MIGHTY:A 'Rip-Up and Reroute' Detailed Router", Proc. of ICCAD, pp.2-5 (1985).
- [7]D.N.Deutsch,"Compacted Channel Routing", Proc.of ICCAD,pp.223-225 (1985).