CMOS/パス・トランジスタ論理の混在による 低消費電力回路の合成

高	田	賢	吾 ^{†,††}	神	野	元	章 / ^{†,}	黒	木	修	隆
沼		昌	宏†	瀧		和	男†	山	本	啓	輔

パス・トランジスタ論理は、CMOS 論理と比較して少ないトランジスタ数で論理回路を実現できる 場合が多いが、いかなる回路に対しても有利とは限らない.(N)OR、(N)AND などの単純な関数に ついては、CMOS 論理が有利となる場合が多い.そこで、論理関数の単純直交分解の結果を表す分解 グラフをもとに、CMOS 論理をパス・トランジスタ論理と混在させることでトランジスタ数を削減 し、低消費電力化を実現する手法を提案する、分解グラフをもとに、単純な関数については CMOS 論理を適用する一方で、パス・トランジスタ論理で構成する他の部分には BDD(Binary Decision Diagram)分割を適用し、必要となる中間バッファ数を削減する.本手法による40例の MCNCベ ンチマーク回路に対する実験の結果、面積最小化指向で合成した CMOS 回路や、SPL 回路に対して、 それぞれ幾何平均で27%、12%の低消費電力化を実現した。

Synthesis of Low Power Circuits Combining CMOS/Pass Transistor Logic

KENGO TAKATA,^{†,††} CHIKATERU JINNO,^{†,} NOBUTAKA KUROKI,[†] MASAHIRO NUMA,[†] KAZUO TAKI[†] and KEISUKE YAMAMOTO[†]

Logic functions can be implemented with fewer transistors based on the pass transistor logic (PTL) than on the static CMOS logic in many cases, but not always. For simple functions such as (N)OR and (N)AND, static CMOS logic circuits can often be implemented with fewer transistors than PTL. In order to reduce transistor counts for lower power dissipation, we propose a method to synthesize logic circuits combining CMOS and PTL based on the decomposition graph obtained as the result of simple disjunctive decomposition for a given logic function. Based on the decomposition graph, we implement simple functions with CMOS logic. On the other hand, we implement the other functions with PTL based on sliced BDD (Binary Decision Diagram) to reduce buffer counts. On a set of 40 MCNC benchmarks, our method has synthesized circuits with lower power dissipation by 27% than area-oriented CMOS, and by 12% than SPL.

1. はじめに

近年の携帯機器の急速な普及や,LSIチップの発熱 量の増加などから,低消費電力化を目的とするさまざ まな研究が行われている^{1),2)}.そのなかで,おもにト ランジスタ数を抑えて負荷容量を減らすことにより低 消費電力化を実現する手法として,パス・トランジス タ論理^{3)~8)}が有効である.

† 神戸大学

Kobe University

†† 日本学術振興会特別研究員

Research Fellow of the Japan Society for the Promotion of Science

現在,奈良先端科学技術大学院大学

Presently with Nara Institute of Science and Technology

パス・トランジスタ論理の中でも,SPL(Single-rail Pass Transistor Logic))は消費電力に重点をおいた 論理構成方式であり,MCNC ベンチマーク回路のう ち多くの回路例に対して,CMOS 論理回路よりも少 ないトランジスタ数で実現され,低消費電力となる結 果が得られている⁷⁾.しかし,すべての回路に対して CMOS 論理よりパス・トランジスタ論理が有利とは 限らない.

表1に, CMOS, SPL それぞれの論理で構成した, NOR, XOR, MUX(マルチプレクサ)回路のトラン ジスタ数の例を示す.なお,回路名の末尾は入力数を 表し, NOR2は2入力 NORを意味する.また MUX には,末尾の入力数以外にセレクタ入力が存在する. NOR 回路については, CMOS の方が SPL より少数

		SPL						
回路	CMOS	入力	論理	出力	스러			
		インバータ	部分	インバータ	며리			
NOR2	4	2	2	3	7			
NOR3	6	4	4	3	11			
XOR2	10	4	2	3	9			
XOR3	20	6	6	3	15			
MUX2	12	2	2	3	7			
MUX3	20	4	4	3	11			

各種回路のトランジスタ数 Table 1 Transistor counts of various circuits.

表 1





のトランジスタで実現できる.NOR2回路をそれぞれ の論理で構成した例を図1に示す.図1(b)のSPL回 路に関して , 入力インバータは入力変数の補を生成す るために用いられる.出力インバータは,プルアップ・ トランジスタによるレベル回復のために挿入される. NAND 回路も NOR 回路と同様に構成できる. また OR, AND 回路は, それぞれ NOR, NAND 回路に インバータを付加することで構成できる.以上をまと めると、(N)OR、(N)AND 回路については、CMOS の方が SPL より少数のトランジスタで実現できる.

その一方で表 1 より, XOR, MUX 回路には SPL がトランジスタ数の点で有利であることが分かる.

そこで,実現すべき関数の種類に応じて CMOS,パ ス・トランジスタ論理を使い分けて回路を構成するこ とが考えられる.このような CMOS/パス・トラン ジスタ論理混在手法として,パス・トランジスタ論理 をベースとする PCCL(Pass-transistor/CMOS Collaborated Logic ^{ŷ)}や, CMOS 論理をベースとする手 法¹⁰⁾が提案されている.

PCCL では, CMOS 論理が (N)OR, (N)AND 関数 に適していることに着目している.まずパス・トラン ジスタ論理の合成に用いる BDD で, 与えられた論理 関数を表現し,その BDD のノードのうち,図2(a)の 例に示すような片方のエッジが定数ノードに接続され ているノードのみを CMOS 実現部の候補とする.こ のように, PCCLは BDD 上の局所変換に依存してお



図 2 PCCL における BDD ノードから CMOS ゲートへの置換 Fig. 2 Replacement of BDD nodes with CMOS gates in PCCL.

リ、実現すべき論理関数の性質を考慮するには限界が ある.また,パス・トランジスタ論理回路に含まれる 信号線を新たに CMOS 回路に接続するには, 図 2 (a) に示すように出力インバータが必要となるため,トラ ンジスタ数が増加することが多い.さらに,置換後の CMOS ゲートには図 2(a) の a のように BDD ノー ドの入力変数が直接入力される.つまり,入力がすべ て関数である (N)OR, (N)AND 回路は生成されない. そのため,図2(b)におけるノードaのように,い ずれのエッジも定数ノードに接続されていない場合, CMOS 回路への置換は不可能となる.

その一方で CMOS 論理をベースとする手法¹⁰⁾では, まず既存の CMOS 用合成ツールを利用し,論理回路 を CMOS 論理で合成する.その後,パス・トランジ スタ論理に置き換えることで面積が小さくなる部分を 置換する.この手法では,最初にCMOS 論理用に回 路を簡単化するため,パス・トランジスタ論理で構成 すればトランジスタ数が削減できる部分が,分断され る可能性がある.文献7)では,多くの回路例に対して パス・トランジスタ論理がトランジスタ数において有 利となることが示されている.よって,最初に CMOS 論理用に簡単化することは,トランジスタ数削減の観 点から不利と考える.

本稿では,トランジスタ数の削減による低消費電力 化を目的とし,新たなCMOS/パス・トランジスタ論理 混在手法を提案する.提案手法では, PCCLと同様に パス・トランジスタ論理をベースとして, CMOS 論理 では (N)OR, (N)AND 関数のみを実現する.本手法 の特徴は, CMOS 実現部分の選定に分解グラフ^{11),12)} を利用することで, BDD に依存する PCCL では選定 できない部分を CMOS 実現部として選定する点にあ る.さらに,パス・トランジスタ実現部分に BDD 分 割¹³⁾を適用することで、レベル回復用のバッファ数を 削減する.このような特徴を持つ CMOS/パス・トラ ンジスタ論理混在手法によってトランジスタ数を削減 し,低消費電力化を実現する.



2. CMOS/パス・トランジスタ論理の混在に よる論理回路の合成手法

提案する CMOS/パス・トランジスタ論理の混在に よる論理回路の合成手法について,まず単一出力回路 に限定して説明する.本手法では,2.1 節で述べるよう に,単純直交分解^{14)~16)}の分解構造を表現する分解グ ラフ^{11),12)}を利用している.分解グラフは各出力ごと に独立して得られるため,多出力回路に対しては2.5 節で述べる工夫が必要である.

図3に本手法の処理概要を示す.

2.1 分解グラフの作成

ある論理関数 F(X) が,互いに素な変数集合 X_1, X_2, \dots $(X = X_1 \cup X_2 \cup \dots)$ に対する関数 $H_1(X_1), H_2(X_2), \dots$ を用いて

 $F(X) = G(H_1(X_1), H_2(X_2), ...)$ (1) と表現できるとき,これを関数 F(X) に対する単純 直交分解^{14)~16)}という.

単純直交分解の分解構造を表現する分解グラフにつ いて,BDDを用いて効率良く求める手法^{11),12)}が提 案されている.図4に分解グラフの例を示す.提案手 法では,この分解グラフを以下の3点で利用する.

- (1) CMOS 実現部分の選定
- (2) パス・トランジスタ回路の合成に用いる BDD の初期入力変数順序決定
- (3) BDD 分割のレベル区間選定¹³⁾
 - **2.2** CMOS 実現部の選定と合成

1 章で述べた比較結果より,提案手法では (N)OR, (N)AND 回路を CMOS 回路として実現する.分解グ ラフでは,これらすべてが OR ノードで表される.

まず,以下の用語を定義する.

定義 1 OR サブツリー

分解グラフのある OR ノードにおいて , その子孫の ノードがすべてリテラルノードか OR ノードであるサ ブツリーを OR サブツリーと呼ぶ . □



図4 に示した分解グラフは,2 つの OR サブツリー を含んでいる.OR サブツリーにおいて,そのサブグ ラフもまた OR サブツリーとなる場合,本稿では図4 における OR サブツリー2のように,極大となる OR サブツリーを扱う.

分解グラフ中のすべての OR サブツリーを CMOS 実現部として選定する.OR サブツリーを扱うことで, PCCLでは選定できなかった図2(b)のような(N)OR, (N)AND 関数も CMOS 実現部として選定可能である. なお OR サブツリーに含まれない OR ノードについて は, CMOS で実現すると図2(a)に示したように出力 インバータが必要となり,トランジスタ数が増加する 場合が多いため,パス・トランジスタ論理で実現する.

選定した部分を,図5に示すように合成する.各 OR サブツリーの出力を新たな入力変数(図5では *j*,*k*)で置き換えることにより,図4の分解グラフは 図6のように変換される.

なお, CMOS ゲートは最大4入力とし, OR ノー ドの入力がそれより多い場合は多段化する.

2.3 初期入力変数順序の決定,

BDD の構築と DVO

CMOS 実現部を入力変数に置換したあとの分解グラ フに対応する部分を,パス・トランジスタ論理で実現 する.本稿では,パス・トランジスタ論理として SPL を採用し,文献13)の手法により合成した.すなわち, まず与えられた論理関数を表す BDD を構築した後, 2.4 節で述べる方法によってパス・トランジスタ論理 を合成する.

まず BDD を構築する前に,初期変数順序を決定す る.BDD は,入力変数順序によってそのノード数が 大きく異なるため,ノード数が少ない入力変数順序を 求めることが重要となる.そこで提案手法では,分解 グラフを用いた次の手順で初期変数順序を決定する. 手順1 分解グラフを出力から深さ優先で探索する. このとき,出力から遠いノードを優先的に探索する. 出現したリテラルノードの逆順を変数順序とする.□ 図6では,*i*,*a*,*b*,*j*,*e*,*k*の順となり,BDDのルー トノードの変数が*i*となる.なお,分解グラフにおい て,同じ親を持つ子ノードどうしは交換可能であるた め,*a*,*b*,もしくは*j*,*e*,*k*の順序は任意である.

求めた変数順序を初期入力変数順序とし,BDDを構 築する.BDD構築中にはDVO(Dynamic Variable Ordering)¹⁷⁾を行い,サイズを小さく抑えられる変数 順序を探索する.なお,3章における実験の対象とし た各回路に対して変数順序を求める実験を行った結果, DVOによって最終的に決定した変数順序において,分 解グラフの任意のサブツリーに含まれるすべての変数 が連続することが分かった.これより,手順1で求め た初期入力変数順序は,最終決定に近い変数順序であ ると考えられる.

2.4 BDD 分割,パス・トランジスタ実現部の合成 構築された BDD に対して,必要に応じて BDD 分 割¹³⁾を適用し,パス・トランジスタ論理を合成する. BDD 分割は,

(1) トランジスタ数の削減

(2) 中間バッファ数の削減

のいずれかが可能な場合に行う.特に(2)について, BDD 分割を適用するとトランジスタ数が増加する場 合でも,中間バッファ数を削減できる可能性があるた め,多少のトランジスタ数の増加は許容する¹³⁾.

分割するレベル区間(あるレベル $i \ge j$ の間の連続 する区間 [i, j) $(i < j)^{13}$)の選定にも,分解グラフ を利用する.前節で述べたように,任意のサブツリー に含まれるすべての変数は BDD において連続する. このようなサブツリーに含まれる全変数からなるレベ ル区間,すなわちサブツリーに対応するレベル区間を 分割する.たとえば図 6 では,XOR ノード以下のサ ブツリーに対応する j, e, kのレベル区間や,OTHER ノード以下のサブツリーに対応する a, b, j, e, kのレベ ル区間などが対象となる.他方,b, j, e, kのレベル区 間はサブツリーと対応しないので分割対象としない. 実験結果から,分解グラフのサブツリーに対応するレ ベル区間を分割すると,サブツリーと対応しない区間 を分割する場合と比べてトランジスタ数を削減できる ことを確認している.

2.5 多出力回路に対する合成手法

提案手法で利用している分解グラフは,各出力ごと に独立して得られるため,多出力回路に適用する場合 は以下の2つの処理を追加する.

(1) CMOS 回路実現部の共有

多出力回路において図7のように複数の出力で共有で



図 7 CMOS 実現部のゲート共有

CMOS subcircuits.

Fig. 7 Gate sharing in



きる部分が存在すれば , それらを共有して合成する . 図 7 では , a + b の OR ゲートを共有することで , ト ランジスタ数を 16 個から 14 個に減少できる .

(2) 多出力回路に対する BDD 初期変数順序決定 まず分解グラフより,各出力ごとに単一出力回路と同 様に変数順序を得た後,それらを可能な限り維持でき るようにマージして,多出力回路に対する BDD の初 期変数順序とする.たとえば図 6 と図 8 の 2 つの出 力より得られた $i, a, b, j, e, k \ge j, a, b, l, e, k をマージ$ する場合, j に関しては両方の変数順序を維持することができないため,いずれかの変数順序を優先する.ここでは前者を優先するとする.また<math>lについては, $a, b \ge j, e, k$ を維持できるように,その間に挿入され る.これより変数順序は $i, a, b, l, j, e, k \ge$ なる.

3. 実験評価

MCNC LGSynth91 ベンチマーク回路の Combinational Multi-Level Examples¹⁸⁾の中で単純直交分解 可能な回路のうち,実験時間の都合より40 例を選択 して提案手法を用いた合成実験を行った.比較対象と して,CMOSのみで合成した回路とSPLのみで合成 した回路を用い,トランジスタ数,遅延時間,消費電 力について評価した.

プロセスルールは 0.35 µm, 電源電圧は 3.3 V とし た. CMOS 回路は,スタンダードセル・ライブラリを 適用して市販の論理合成ツールで合成した.制約条件 として,最大面積0を与えた.また,平坦化を行う場 合と行わない場合の2種類の方法で合成し,トランジ スタ数が少ない方を採用した.SPL回路は,SPL用論 理合成 CAD⁷⁾を用いて合成を行った.なお,SPL回 路の論理部分のトランジスタサイズに対する CMOS 回路の標準インバータの nMOS トランジスタサイズ の比は 1.23 である.

3.1 トランジスタ数に関する結果

表 2 にトランジスタ数に関する結果を示す「CMOS」 は CMOS 回路「SPL」は SPL 回路のトランジスタ 数を示す.また「提案/CMOS」「提案/SPL」は,そ

表 2 トランジスタ数に関する結果 Table 2 Transistor counts.

同败夕	<u>ہ</u> ہ	出力	CMOS	CDI	提案	提案	提案	SPL 部
凹峭石	ЛЛ			SFL	手法	CMOS	SPL	全体
alu2	10	6	1109	410	403	0.36	0.98	0.99
apex6	135	99	1958	1741	1541	0.79	0.89	0.81
b1	3	4	14	14	13	0.93	0.93	0.69
b9	41	21	335	395	329	0.98	0.83	0.82
c8	28	18	354	245	251	0.71	1.02	0.76
cc	21	20	166	171	148	0.89	0.87	0.69
cht	47	36	440	364	354	0.80	0.97	0.99
cm138a	6	8	76	75	76	1.00	1.01	0.11
cm151a	12	2	70	43	43	0.61	1.00	1.00
cm163a	16	5	118	100	102	0.86	1.02	0.69
$\rm cm42a$	4	10	80	95	78	0.98	0.82	0.10
$\rm cm82a$	5	3	66	50	49	0.74	0.98	1.00
$\rm cm 85a$	11	3	132	109	103	0.78	0.94	0.98
$^{\mathrm{cmb}}$	16	4	98	119	76	0.78	0.64	0.00
cordic	23	2	196	214	204	1.04	0.95	0.66
count	35	16	452	312	380	0.84	1.22	0.64
cu	14	11	159	134	153	0.96	1.14	0.46
decod	5	16	114	146	128	1.12	0.88	0.06
example 2	85	66	969	937	908	0.94	0.97	0.80
f51m	8	8	315	159	161	0.51	1.01	0.96
frg1	28	3	162	203	220	1.36	1.08	0.82
i2	201	1	705	1589	574	0.81	0.36	0.11
i3	132	6	380	634	428	1.13	0.68	0.00
i4	192	6	628	874	688	1.10	0.79	0.00
lal	26	19	279	274	285	1.02	1.04	0.58
ldd	9	19	258	210	265	1.03	1.26	0.46
majority	5	1	34	25	25	0.74	1.00	1.00
parity	16	1	150	93	98	0.65	1.05	0.91
pcle	19	9	210	195	198	0.94	1.02	0.68
pcler8	27	17	277	292	322	1.16	1.10	0.50
pm1	16	13	132	148	132	1.00	0.89	0.30
t481	16	1	106	95	95	0.90	1.00	0.66
term1	34	10	377	349	334	0.89	0.96	0.77
ttt2	24	21	527	341	386	0.73	1.13	0.82
unreg	36	16	276	216	216	0.78	1.00	1.00
x1	51	35	921	1240	983	1.07	0.79	0.55
x2	10	$\overline{7}$	137	101	109	0.80	1.08	0.54
x3	135	99	1957	1627	1547	0.79	0.95	0.82
x4	94	71	1106	1550	879	0.79	0.57	0.67
z4ml	7	4	100	74	74	0.74	1.00	0.97
幾何平均	-	-	234.8	216.6	200.7	0.85	0.93	0.56

れぞれ CMOS 回路と SPL 回路に対する提案手法によ り合成した回路の比を示す「SPL 部/全体」は,提案 手法で合成した回路中の SPL 実現部の比を示す.

表2より, CMOS 回路に対して幾何平均で15%の 削減効果が得られた.提案手法のトランジスタ数が CMOS 回路より増加した回路は40例中9例だけであ り,トランジスタ数削減に対する有効性が確認できた. SPL 回路に対しては7%の削減効果が得られるととも に,40例中21例について,より少ないトランジスタ 数で回路を実現できた.

また比較のため, CMOS 回路に対して XOR, MUX

回路のみを SPL 回路に置換してトランジスタ数を求め たところ, CMOS のみの回路に対する削減率は 5%に とどまった.提案手法では,分解グラフを用いて実現 すべき論理関数の性質に応じて CMOS 実現部を選定 することで,10 ポイント高い削減効果が得られた.

3.2 遅延時間と消費電力に対する結果

HSPICE を用いた回路シミュレーションによって, 遅延時間と消費電力を評価した.仮想配線容量とし て, CMOS 回路では各セルの出力に, SPL 回路では 各 BDD ノードの出力に対応する端子に,それぞれ 10fF の容量を付加した. モデルには, MOS Level 28 を用いた.消費電力については,ランダムに生成した 100 個の入力パターンを各回路に与えて測定した.遅 延時間については,消費電力測定時に与えた100個の 入力パターンに対して遅延時間を測定するとともに、 次のようにして求めたクリティカルパスの遅延時間を 測定し、それらの最大値を採用した. CMOS 回路の クリティカルパスについては,市販の論理合成ツール による遅延解析によって得られた最長 true パスとし た.SPL,および提案手法で合成した回路に対しては, 文献 7) と同様に,回路を RC 木で表現して遅延時間 を見積もる手法によってクリティカルパスを求めた.

表3 に遅延時間と消費電力に関する結果を示す. 遅延時間について,CMOS 回路に対して幾何平均で 4%の増加となった.一方で,実験回路例の約半数に おいてはCMOS 回路よりも遅延時間が短縮されてい る.SPL 回路に対しては,幾何平均で34%短縮され た.40 例中28 例において SPL 回路より遅延時間が 短縮されている.特に,回路例i2に対して高い効果が 得られた.i2 はその大部分がOR 関数で構成されてお り,SPL に対して不利な回路である.これらのOR 関 数が提案手法によって CMOS に置換された結果,遅 延時間が短縮されたと考える.

次に消費電力について,表3より,多くの回路で トランジスタ数と同様の比率で消費電力が削減されて いることが分かる.CMOS回路に対して幾何平均で 27%の低消費電力化を実現できた.提案手法の方が消 費電力が増加した回路は,4例のみであった.SPL回 路に対しては,幾何平均で12%の削減結果となり,40 例中24例に対して低消費電力化が実現された.

ここで, CMOS 回路に対する遅延時間短縮効果が 最高となった回路例 cc について考察する.図9に cc の CMOS 回路を示す.SPL 回路の参考として,図10 に回路例 cc の BDD を示す.また,図11 に回路例 cc の分解グラフを示す.

CMOS 回路のクリティカルパスはゲート 7 段を通

情報処理学会論文誌

表3 遅延時間と消費電力に関する結果

Table 3 Delay and power dissipation.

	遅延時間 [ns]						消費電力 [µW]					
凹路名	CMOS	SPL	提案手法	提案/CMOS	提案/SPL	CMOS	SPL	提案手法	提案/CMOS	提案/SPL		
alu2	3.23	3.22	3.49	1.08	1.09	401.9	136.6	146.6	0.36	1.07		
apex6	1.76	2.31	2.99	1.70	1.29	569.0	542.5	456.0	0.80	0.84		
b1	0.22	0.16	0.15	0.69	0.91	4.9	3.8	3.8	0.78	1.01		
b9	1.10	2.37	1.83	1.67	0.77	90.8	99.0	90.3	0.99	0.91		
c8	2.11	1.46	1.46	0.69	1.00	123.8	73.9	61.6	0.50	0.83		
cc	1.07	0.62	0.50	0.47	0.82	56.8	50.1	40.9	0.72	0.81		
cht	0.86	0.62	0.52	0.61	0.85	165.7	110.0	104.4	0.63	0.95		
cm138a	0.69	0.67	0.43	0.63	0.64	13.8	8.4	11.8	0.85	1.39		
cm151a	0.82	0.50	0.56	0.68	1.12	22.2	13.1	13.1	0.59	1.00		
cm163a	1.04	0.88	0.89	0.86	1.01	34.0	27.7	24.9	0.73	0.90		
cm42a	0.39	0.70	0.49	1.27	0.71	20.4	16.3	13.7	0.67	0.84		
cm82a	0.72	0.66	0.54	0.75	0.82	27.2	15.5	15.8	0.58	1.02		
cm85a	1.55	1.34	1.30	0.84	0.97	49.1	30.3	30.0	0.61	0.99		
cmb	0.68	3.17	0.62	0.92	0.20	14.0	20.4	9.1	0.65	0.45		
cordic	1.36	6.77	2.38	1.75	0.35	64.5	48.6	42.9	0.66	0.88		
count	4.57	1.21	2.18	0.48	1.80	125.6	72.4	80.7	0.64	1.12		
cu	1.05	1.92	1.29	1.23	0.67	44.0	25.2	32.3	0.73	1.28		
decod	0.58	0.64	0.45	0.78	0.70	23.5	21.4	19.8	0.84	0.93		
example 2	2.08	3.46	4.14	1.99	1.20	231.5	198.4	187.9	0.81	0.95		
f51m	2.72	1.15	1.05	0.39	0.92	141.5	55.3	58.9	0.42	1.07		
frg1	1.22	7.95	4.60	3.77	0.58	53.2	59.3	61.4	1.15	1.03		
i2	1.50	19.03	2.29	1.53	0.12	96.2	293.8	73.3	0.76	0.25		
i3	0.95	4.25	0.73	0.77	0.17	104.3	142.7	106.1	1.02	0.74		
i4	1.47	7.14	1.47	1.00	0.21	199.0	278.2	198.4	1.00	0.71		
lal	2.50	4.30	1.20	0.48	0.28	77.9	59.3	54.9	0.70	0.93		
ldd	1.93	1.42	0.95	0.49	0.67	72.6	60.4	73.1	1.01	1.21		
majority	0.61	0.42	0.34	0.55	0.81	10.8	7.6	7.8	0.72	1.03		
parity	1.51	3.22	1.23	0.82	0.38	72.4	36.3	37.4	0.52	1.03		
pcle	0.82	0.73	1.18	1.43	1.61	50.5	48.6	46.4	0.92	0.95		
pcler8	1.20	1.71	0.98	0.82	0.57	59.7	75.5	70.7	1.18	0.94		
pm1	0.73	1.42	0.92	1.25	0.64	31.5	31.2	24.2	0.77	0.78		
t481	0.78	3.55	1.25	1.61	0.35	31.8	29.7	27.3	0.86	0.92		
term1	1.61	7.45	2.77	1.72	0.37	118.6	107.7	79.6	0.67	0.74		
ttt2	1.58	4.55	1.92	1.21	0.42	176.5	108.7	110.5	0.63	1.02		
unreg	1.00	3.25	3.25	3.26	1.00	91.6	65.7	65.7	0.72	1.00		
x1	1.31	6.18	3.33	2.55	0.54	246.9	338.5	238.4	0.97	0.70		
x2	0.72	0.83	1.09	1.52	1.32	32.6	24.0	26.7	0.82	1.11		
x3	1.57	2.39	3.51	2.24	1.47	590.7	520.5	463.3	0.78	0.89		
x4	1.78	3.20	1.78	1.00	0.56	345.6	562.1	252.6	0.73	0.45		
z4ml	0.90	0.99	0.99	1.10	1.00	41.3	24.6	24.6	0.59	1.00		
幾何平均	1.16	1.84	1.21	1.04	0.66	68.3	56.5	49.9	0.73	0.88		

る.これに対して SPL 回路に対応する BDD の最大 段数は6段であり,トランジスタの直列段数は最大5 段となる.ゲートと BDD の段数を直接比較すること はできないが,表3より遅延時間が削減されているこ とが分かる.提案手法ではこれよりさらに遅延時間を 削減できている.図11より cc には複数の OR サブツ リーが含まれていることが分かる.このうち SPL 回路 のクリティカルパスに対する出力関数は,全体が OR サブツリーで表現されている.つまり,パス・トラン ジスタ回路に対して不利な (N)OR,(N)AND 関数が 最長遅延を決定づけていたといえる.提案手法によっ て, SPL 回路でのクリティカルパスは3段の CMOS ゲートに置き換えられた.その結果,遅延時間が削減 されたのみならず,トランジスタ数減少によって消費 電力も削減された.

以上の結果より,分解グラフを用いて単純直交分解 された関数に適した論理構成方式を採用する提案手法 による,低消費電力化の効果が確認された.

4. ま と め

CMOS/パス・トランジスタ論理を混在させ,それ ぞれが得意とする回路を有効に割り当てることでトラ









図10 回路例 cc の BDD による表現 Fig. 10 BDD representation for "cc".



ンジスタ数を削減し,低消費電力化を実現する手法を 提案した.

本手法は,単純直交分解を表す分解グラフを利用し て CMOS 実現部を抽出することで,実現すべき関数 に適した論理構成方式を採用する点に特徴を持つ.さ らに,パス・トランジスタ論理で実現する部分を合成 する際にも分解グラフを利用することで,適切な初期 変数順序,ならびに BDD 分割結果を得た.その結果, 面積最小化指向で合成した CMOS 回路や, SPL 回路 に対して,それぞれ 27%,12%の低消費電力化を達成 した.

今後は,多出力回路に対する CMOS 実現部の抽出 法について,さらに改良を加えることを課題とする.

謝辞 単純直交分解手法についてご教示をいただい た(株)富士通研究所松永裕介氏に深謝します.

なお本研究の一部は,文部省科学研究費補助金(特 別研究員奨励費)による.

参考文献

- Devadas, S. and Malik, S.: A survey of optimization techniques targeting low power VLSI circuits, *32nd Design Automation Conf.*, pp.242–247 (1995).
- 2) 日経マイクロデバイス(編):低電力LSIの技術 白書—1ミリ・ワットへの挑戦,日経 BP社(1994).
- 3) Sakurai, T., Lin, B. and Newton, A.R.: Multiple-output shared transistor logic (MOSTL) family synthesized using binary decision diagram, Dept. EECS, Univ. of Calif., Berkeley, ERL Memo M90/21 (1990).
- 4) Yano, K., Yamanaka, T., Nishida, T., Shimohigashi, K. and Shimizu, A.: A 3.8-ns CMOS 16×16-b multiplier using complementary passtransistor logic, *IEEE Journal of Solid-State Circuits*, Vol.25, No.2, pp.388–395 (1990).
- 5) Sasaki, Y., Yano, K., Yamashita, S., Chikata, H., Rikino, K., Uchiyama, K. and Seki, K.: Multi-level pass-transistor logic for low-power ULSIs, *Proc. International Symposium on Low Power Electronics* (1995).
- Yano, K., Sasaki, Y., Rikino, K. and Seki, K.: Top-down pass-transistor logic design, *IEEE Journal of Solid-State Circuits*, Vol.31, No.6 (1996).
- 7) Konishi, K., Kishimoto, S., Lee, B.-Y., Tanaka, H. and Taki, K.: A logic synthesis system for the pass-transistor logic SPL, *SASIMI* '96, pp.32–39 (1996).
- Buch, P., Narayan, A., Newton, A.R. and Sangiovanni-Vincentelli, A.: On synthesizing pass transistor networks, *IWLS '97* (1997).
- 9) Yamashita, S., Yano, K., Sasaki, Y., Akita, Y., Chikata, H., Rikino, K. and Seki, K.: Passtransistor/CMOS collaborated logic: The best of both worlds, *Symposium on VLSI Circuits*, pp.31–32 (1997).
- 10) 岡部直樹,北村清志,瀧 和男:パストランジ スタ/CMOS 混在による低消費電力LSI設計,第 2回システムLSI 琵琶湖ワークショップ,pp.289-

291 (1998).

- Bertacco, V. and Damiani, M.: The disjunctive decomposition of logic functions, *ICCAD* '97, pp.78–82 (1997).
- Matsunaga, Y.: An exact and efficient algorithms for disjunctive decomposition, *SASIMI* '98, pp.44–50 (1998).
- 13) 高田賢吾,井上真一,沼 昌宏,瀧 和男,平野 浩太郎: BDD 分割を用いたパス・トランジスタ 論理の合成,情報処理学会論文誌, Vol.40, No.4, pp.1557–1564 (1999).
- Ashnhurst, R.L.: The decomposition of switching functions, *ISTS*, pp.74–116 (1957).
- 15) Roth, J.P. and Karp, R.M.: Minimization over Boolean graphs, *IBM Journal of Res. and Dev.*, pp.227–238 (1962).
- 16) Curtis, H.A.: A new approach to the design of switching circuit, Van Nostrand, Princeton, NJ (1962).
- Rudell, R.: Dynamic variable ordering for ordered binary decision diagrams, *IWLS '93* (1993).
- Yang, S.: Logic synthesis and optimization benchmarks user guide version 3.0. MCNC (1991).

(平成 12 年 9 月 18 日受付)(平成 13 年 2 月 1 日採録)



高田 賢吾(学生会員)

1997年神戸大学工学部電気電子 工学科卒業.1999年同大学大学院 修士課程修了.現在,同博士課程在 学中.日本学術振興会特別研究員. 低消費電力回路技術に興味を持つ.



神野 元彰

2000年神戸大学工学部電気電子 工学科卒業.在学中に低消費電力回 路の合成に関する研究に従事.現在, 奈良先端科学技術大学院大学修士課 程在学中.



黒木 修隆

1990年神戸大学工学部電子工学 科卒業.1995年同大学大学院自然 科学研究科博士課程修了.同年同大 学工学部電気電子工学科助手.工学 博士.画像処理,LSI設計に関する

研究に従事.電子情報通信学会会員.



沼 昌宏(正会員)

1983年東京大学工学部精密機械工 学科卒業.1985年同大学大学院修士 課程修了.同大学助手を経て1989 年同大学講師.1990年神戸大学大 学院自然科学研究科講師.1995年

同大学工学部電気電子工学科助教授.工学博士.主に LSI CAD, FPGA応用,画像処理に関する研究に従 事.IEEE,ACM,電子情報通信学会各会員.



瀧 和男(正会員)
1952年生.1979年神戸大学大学
院修士課程システム工学専攻修了.
同年(株)日立製作所入社.1982年
(財)新世代コンピュータ技術開発
機構研究所に出向.遂次型および並

列型推論マシンと並列応用プログラムの研究開発に従 事.1990年同機構第1研究室室長.1992年神戸大学 工学部情報知能工学科助教授.1995年同学科教授.工 学博士.1987年元岡賞,2000年山下記念研究賞受賞. LSI設計とCAD,並列マシンのアーキテクチャ,並 列プログラミング等に興味を持つ.電子情報通信学会, IEEE,ソフトウェア科学会,ACM,日本神経回路学 会各会員.



山本 啓輔

1962年神戸大学工学部電気工学 科卒業.同年松下電器産業(株)入 社.主としてテレビ受信機の開発, 研究に従事.2000年5月より神戸 大学工学部電気電子工学科教授.工

学博士.放送と通信の融合,画像処理,LSI CAD に 関する研究に従事.映像情報メディア学会会員.