

条件分岐の効率的実行を可能とする細粒度並列アーキテクチャ

3P-8

小松 秀昭^{*1} 鈴木 英俊^{*2} 深沢 良彰^{*2} 門倉 敏夫^{*2}^{*1} 日本IBM東京基礎研究所^{*2} 早稲田大学理工学部

1 はじめに

これまでのノイマン型計算機では、処理速度の効率化のために、命令の実行時間の短縮や、パイプラインやベクトルプロセッサによる命令の連続的実行や、複数命令を同時に実行する並列処理のアーキテクチャ(粗結合、密結合、細粒度並列)などのさまざまな手法が考案されている。

並列処理は科学技術計算の分野においては、ベクトル・プロセッサやアレイ・プロセッサ等によってよい成績を修めている。しかし、オペレーティング・システムやコンパイラなどのシステム・プログラムや、一般的なアプリケーション・プログラムにおいては、あまり成果があがっていない。これらのプログラムは科学技術計算に比べて、対象とするデータ自身に明白な並列性(配列の操作など)が少ないことも原因の一つとして挙げられる。この解決策としてVLIWなどの細粒度並列アーキテクチャが提案され、VLIWのためのトレース・スケジューリング[1]やパーコレーション・スケジューリング[2]などのコード・スケジューリング法によって、データ自身の並列性だけでなく、プログラムが本来もっている並列性もより多く取り出すことが可能となっている。

これまで考案されてきたアーキテクチャは、ある条件によって処理を変えることを、条件分岐命令によって実現している。条件分岐命令によって実行中のコンテキストが切り替えられることは、一般的なパイプライン・アーキテクチャにおいて、パイプラインの切断による実行速度の低下を引き起こす。さらに、VLIWなどの細粒度並列アーキテクチャにおいては、コンテキストの分断によって論理的な並列性が損なわれてしまうため、並列実行可能な命令数の減少をもたらしている。

2. 本研究の目的

我々は、細粒度並列計算機の各命令にその命令の発火条件部分(ガード部)を付加し、実行されるかどうかを実行時に決定する機構を命令の実行部に付加するGIFT(Guarded Instruction Architecture for Fine-grain Technique)というアーキテクチャを提案する。

条件に適合しない命令を無効化することによって、これまで条件分岐で表現されていたプログラムを条件分岐なしで記述可能となる。これによって、VLIWなどの細粒度並列計算機で問題となっている条件分岐の存在による並列性の低下を解消し、高速な実行が可能になる。

また、このアーキテクチャをスカラ・プロセッサに適用しても、分岐命令自信の減少やそれにともなったパイプラインの乱れの減少などによる高速化が図れる。


3. GIFTの概要

A guarded instruction architecture for fast execution of context switches

Hideaki KOMATSU+, Yoshiaki FUKAZAWA*, Yoshio KADOKURA*
+ IBM Tokyo Research Laboratory

* Science and Engineering, Waseda University

GIFTの命令形式は、命令の実行時に満足していなければならない条件を示すガード部と、命令本体を示す命令部よりなっている。ガード部は複数の条件コードにより構成される。条件コードには、それぞれ条件レジスタに対する3通りの条件が記述される。さらに全体として、それらの条件の連言によってその命令の実行条件が記述される。



実行条件 = CC1 & CC2 & ... & CCn

条件コード

- ・ CFnレジスタが真なら、真である
- ・ CFnレジスタが偽なら、真である
- ・ CFnレジスタの値にかかわらず、真である

CFnレジスタが3以下の場合には、条件部は2nビットの長さで表現される。CFnレジスタが4以上の場合には、ガード部の長さは条件要素をエンコードすることによって2nビットよりも短くすることができる。

3.1 VLIWに対するGIFTの効果

図1(A)のようなフローチャートを考える。これらすべての命令がお互いにその実行結果が他の命令の実行や条件フラグの状態に影響を与えないならば、これらの命令は、論理的に並列実行が可能である。ここでは、これらのすべての命令が並列に実行可能であると仮定する。

一般的に、書かれたままのプログラムでは、このような並列性が存在することはそれほど多くない。しかし、並列性を抽出するための前述のようなコード・スケジューリング手法を用いると、かなりのプログラムから図1(A)のような並列性を取り出すことができる。

これらの命令をVLIWのアーキテクチャで実行するためには、図1(B)のようなコードを生成する必要がある。1命令が1サイクルで実行可能であるとすると、プログラムがL1に到達するまでに2サイクル必要である。また、L2、L3に到達する場合も3サイクル必要である。この値は、分岐先キャッシュなどの付加回路があり、かつ、確率的にそのキャッシュにヒットした場合である。そうでなければ、分岐によって命令パイプラインが壊されるため、その復旧に数サイクルが余分に必要となる。これは、実際のアーキテクチャによって異なるが、2から4サイクルぐらいが一般的な値である。2サイクルと仮定して、それぞれに加えると、L1、L2、L3に到達するまで、それぞれ4、5、7サイクルが必要となる。

一方、GIFTでは、図1(C)のようなコードを生成する必要がある。この場合は、L1、L2、L3に到達するまでに1サイクルしか必要としない。また、分岐の遅れを考えると、L1が1サイクル、L2、L3が3サイクルが必要となる。

命令数では、G I F TはV L I Wに比べて2命令(分岐命令)を減少させることができる。また、並列性では、命令数を減らしたにもかかわらず、V L I Wに比べて4倍弱になる。




図1:並列実行可能な命令によるフローチャート

A	Jc1 L4	Nop	Nop	Nop	Nop
B	Jc2 L5	Nop	Nop	Nop	Nop
D	Jp L2	Nop	Nop	Nop	Nop
E	Jp L3	Nop	Nop	Nop	Nop
C	Nop	Nop	Nop	Nop	Nop

図2:V L I Wでの命令

** A	F** B	T** C	FF D	FT E	FF Jp L2	FT Jp L3
** A	----- CC1とCC2の値にかかわらずA命令を実行					FT Jp L3
FT Jp L3	-- CC1が偽でCC2が真ならL3にジャンプ					

図3:G I F Tでの命令

3.2 スカラ・プロセッサに対するG I F Tの効果

図4のようなCASE文のような一般的な多重分岐を考える。すべての分岐したコンテキスト(A, B, C)が、非常に多数の命令を実行しなければならない場合以外、スカラ・プロセッサにこのG I F Tを適用することによって高速化が可能となる。

図5の(1)は3つのコンテキストがどれも多数の命令を実行する場合であり、この場合の速度は通常のスカラ・プロセッサと同じである。(2)はコンテキストBがパイプラインの分断によるペナルティに比べて短い実行時間を持つ場合である。このコードでは、コンテキストCに到達するのに1度もパイプラインは途切れない。また、(3)はすべてのコンテキストが短い場合である。この場合では、すべての分岐命令は命令のガード部に吸収されてしまっている。コンパイラは各コンテキストの実行時間と分岐命令の実行時間とのトレードオフによって最適なコードを生成できる。




図4:多重分岐のフローチャート

T** Jp L2	T** Jp L2	T** A1
** T Jp L3	FF B1	:
** B1	:	T** Ax
:	FF By	FF B1
** By	FF Jp L1	:
** Jp L1	** C1	FF By
L3:** C1	:	FT C1
:	** Cz	:
** Cz	L4:** A1	FT Cz
** Jp L1	:	L1:
L2:** A1	L1:	
:	** Ax	
** Ax		

図5:スカラ・プロセッサにG I F Tを適用したコード

4. G I F Tの評価

本アーキテクチャを評価するために、シミュレーションをおこなった結果を図6に示す。スケジュール・アルゴリズムとして、パーコレーション・スケジューリング[2]を用いた。本アーキテクチャの目標が、シムテム・プログラムなどの並列性の少ないものであるから、対象としたプログラムは並列性少ないものを選んでおこなった。

シミュレーションは命令・データ両キャッシュとも100%ヒットして、メモリ・アクセスには、3サイクル、その他の命令は1サイクル必要であるという仮定でおこなった。また、パイプラインの分断によってジャンプ命令が3サイクルかかる場合と1サイクルの両方についておこなった。

G I F T一般に、パイプラインの復旧が遅いアーキテクチャのほうがより高い速度向上率がえられる。しかし、G. C. D (ユークリッドの互除法)では、並列度の向上によりクリティカル・パスが非常に短くなったため、ジャンプのペナルティの減少が速度向上につながっている。

ヒープ・ソートが他の2つより効果が上がっていない。これは、分岐したコンテキストが多くメモリ・アクセスを含むなど、比較的処理時間を要するものが多かったため、条件実行命令で吸収できない部分が多かったためと考えられる。

プログラム	速度向上率	
	Jump 3(cycle)	Jump 1(cycle)
G. C. D	1.25	1.50
バブルソート	1.28	1.22
ヒープソート	1.13	1.08

図6:V L I Wに対するG I F Tの速度向上率

まとめ

今回我々は、これまで条件分岐でしか表現できなかったプログラムを命令のガード部に吸収することによって、分岐命令の減少とパイプラインの乱れの減少、V L I Wでの命令の並列性の向上などによる高速化をめざしたアーキテクチャG I F Tを提案した。現在このアーキテクチャをベースとして、V L I Wのプロセッサを設計し、パーコレーション・スケジューリング[2]をもとにした、よりこのアーキテクチャに適したコード・スケジューラを考案中である。

参考文献

[1]John R.Ellis : Bulldog : A Compiler for VLIW Architectures, The MIT Press, ACM Doctoral Dissertation Award 1985
 [2]Kemal Ebcioglu and Alexandru Nicolau : A global resource-constrained parallelization technique, '89 ACM SigARC International Conference on Spuercomputing