

並列回路シミュレーションマシン Cenju

5 L-4

中田 登志之, †田辺 記生, 梶原 信樹, 松下 智,

†小野塚 裕美, ‡浅野 由裕, 小池 誠彦

日本電気(株) C&C システム研究所, †日本電気(株) 超LSI CAD 技術本部,

‡日本電気技術情報システム開発(株)

1はじめに

VLSI の開発に不可欠な回路シミュレーションは倍精度浮動小数点演算を多用するため、VLSI 回路の規模が大きくなるにつれて、そのシミュレーション時間の増加が問題になってきている。回路シミュレーションは科学技術計算の範疇にあるが、非線形要素を含む大規模なスペース行列の微分方程式を解く必要があり、高速化するためにはベクトル型よりもむしろ MIMD 型の並列マシンによるアプローチが向いていると考えられる。^[1]

我々はモジュール分割に基づく並列回路シミュレーションのアルゴリズムを提案し、その有効性を4台構成のプロトタイプシステムで確認し、更に実際に64台構成のマルチプロセッサシステム Cenju を開発した。^{[2][3]} 本稿では Cenju のマシンアーキテクチャ、並列アルゴリズム及び評価結果について報告する。

2モジュール分割に基づく並列アルゴリズム

過渡解析における従来の直接法では、1つの大規模・非線形・ランダムスペースな常微分方程式を解く。一方本方式では、シミュレーション対象となる回路を並列実行フェーズ1 複数の非線形な小規模な部分回路の常微分方程式群の疑似解の求解、单一実行フェーズ 接続ネットワークに相当する境界変数に関する線形方程式の求解、並列実行フェーズ2 線形計算による、境界変数の解を用いた部分回路ごとの真の解の求解

の3段階を繰り返すことにより、実行する。^[2]

処理を3段階に分けたことにより、従来必要でなかった計算部分が生じるが、並列処理可能な部分が増し、並列処理の効果が期待できる。ただし、单一実行フェーズでの逐次処理が非並列な処理として残り、部分回路の分割数が多くなった場合に無視できなくなる可能性が存在する。

本方式で高速化を実現するためには、单一実行フェーズ処理時間の短縮及び並列実行フェーズでの各々のプロセッサの負荷の均衡化をはかることが重要となる。

3並列回路シミュレーションマシン Cenju

前節で述べたアルゴリズムにおいて、主なプロセッサ間通信は

- 並列実行フェーズ-1 の終わりで部分回路を担当するプロセッサから接続ネットワークを担当するプロセッサへの通信における、n台のプロセッサから1台のプロセッサへの書き込み。
- 单一実行部の終わりで、接続ネットワークを担当するプロセッサから、各部分回路を担当するプロセッサに分配する1台のプロセッサからn台のプロセッサへの書き込み。

で発生する。従って、並列回路シミュレータ Cenju を構成するにあたっては、1) 分散共有メモリ方式の採用、並びに2) グローバル階層ネットワーク - ローカルバス方式の採用を基本方針とした。

図1に Cenju のシステム構成図を示す。

Cenju は、64台のプロセッサから構成される。各プロセッサは8台毎に1本のクラスタバスで結合される。これら8本

Cenju: A Multiprocessor System for Modular Circuit Simulation

Toshiyuki NAKATA, Norio TANABE, Nobuki KAJIHARA, Satoshi MATSUSHITA,

Hiromi ONOZUKA, †Yoshihiro ASANO, and Nobuhiko KOIKE
NEC Corporation and ‡NEC Scientific Information System Development Ltd.




図1: Cenju のシステム構成

表1: 並列性の評価

	回路1	回路2
Tr. 数	1688	6974
分割数	64	191
1	13 hr 44min (1.0)	...
2	7 hr 36min (1.81)	...
4	4 hr 07min (3.33)	...
8	2 hr 19min (5.93)	10hr 35min (6.25)
16	1 hr 26min (9.58)	6hr 35min (9.94)
32	1 hr 26min (10.56)	4hr 47min (13.82)
64	0 hr 56min (14.7)	4hr 11min (15.81)

のクラスタバス間は蓄積型多段結合網で結合される。プロセッサ(以後 PE)には、MC68020 (20MHz)、MC68820 並びに分散共有メモリを実現するために2ポート化した4MBのメモリを用いることとし、更に浮動小数点演算機能を強化するために、Weitek社の浮動小数点演算器(WTL1167)(ピーク1.6MFLOPS(倍精度))を搭載した。

クラスタ間結合網を設計するに当たっては、共有メモリアクセスを実現するために、ハードウェアと性能とのトレードオフを考慮して、クラスタ間データ書き込みをハードウェアで実現する一方、クラスタ間データ読み出しをハードウェアとソフトウェアの分担作業で実現することとした。^[3]

このため、クラスタ間のデータ読み出しは遅くなる。回路シミュレーションではこの点を考慮して、プロセッサ間通信を行う場合は、可能な限り Producer - Consumer モデルに基づき、データの生成者がデータの消費者にデータを転送するように工夫している。

4並列度の評価

表1に本回路シミュレーションの評価で用いた回路の諸元、

```

for k:= 1 to n do
  if(PeContainsPivotRow){
    Broadcast akj (j=k to n)...(a)
  }
  Barrier(); /* 全 PE での同期 */
  for All i in k+1 to n which concerns this PE do ... (b)
    aik := aik/akk
    for j:= k+1 to n do
      aij = aij - aik * akj
    end
  end
  Barrier(); /* 全 PE での同期 */
end.

```

図 2: LU 分解の並列化アルゴリズム

並びに回路 1, 回路 2 のシミュレーションをプロセッサ数を変化させて実行させたときの実行時間と速度向上比を示す。(ただし回路 2 の場合は、容量の関係で 8 台未満では実行できなかった。8 台の時速度向上を 1 台の時の 6.25 倍として計算している。) いずれもダイナミック RAM の制御回路である。

回路 1, 回路 2 共に速度向上としては 15-16 倍程度の速度向上が得られた。並列化しにくい直接法を用いてダイナミック RAM の制御回路という実用的な回路に対して、この様な値が得られたことは大きな意義があると思われる。

当初の予想に反して回路 1 でと回路 2 であまり速度向上に差がなかった理由としては、

1. 回路 2 の部分回路数が 191 個と PE 台数 64 の 3 倍程度となっており、その分接続ネットワークの行列自体が大きくなつたこと。
2. 回路 2 の DRAM のモデルの特性のために、接続ネットワークの行列の非零要素率が 20 度と予想していたり大きくなつたこと

があげられる。このために、回路 2 では 1 台で実行する場合、逐次部分の全体に占める率が約 4% 弱になると推定される。

5 逐次部分の並列化-LU 分解の並列化

前節では、部分回路数が増加すると逐次部分のオーバヘッドが大きいことが判明した。本システムの逐次部分の処理の大半は境界解に関する線形方程式の求解処理における LU 分解の部分である。スペース行列の LU 分解の並列化で得られる並列性は高々数倍という評価が一般的である。しかし、我々は本来なら逐次処理となってしまう部分を高速化する事によって得られる効果は大きいことから、まずは LU 分解の部分だけを取り出し、どれくらい性能が向上するかを検討することにした。

5.1 LU 分解の並列化のアルゴリズム

LU 分解の並列化の方法としては、外積法^[4]の LU 分解に対して、各行をプロセッサに割り付ける方法を採用した。

説明を簡単にするために、行列を密行列の場合として、行毎に並列化したアルゴリズムを図 2 に示す。

並列効果を妨げる要因としては a) のオーバヘッド並びに b) に起因する PE 間の負荷のばらつきによるものが存在する。更に、回路シミュレーションの他の部分と比べるとこの部分での並列性の粒度は比較的細かいものとなり、同期のオーバヘッドなどが目立つことになる。

尚 LU 分解に適したプロセッサ数と全体の回路シミュレーションに適したプロセッサ数は異なる事も予想される。そこで、この LU 分解での同期処理は、通常のプロセッサ間同期とは異なるルーチンを用いた。

5.2 性能評価

表 2 にプロセッサ数を 1 台から 10 台まで変化させたときの 1 回の LU 分解に要した時間を示す。なお比較のために実行時間の横に、プロセッサ数が 1 台の時の速度を 1 としたとき、並びに逐次版の処理速度自体を 1 としたときの相対速度を示した。

表 2: LU 分解の並列化の効果

行列の行数	回路 1		回路 2			
	204	228	13,755	(26.4%)		
逐次版	658	1	2,211	1		
1	971	(1)	(0.68)	2,932	(1)	(0.75)
2	579	(1.68)	(1.14)	1,615	(1.82)	(1.36)
3	475	(2.04)	(1.39)	1,180	(2.48)	(1.87)
4	415	(2.33)	(1.58)	993	(2.95)	(2.23)
5	395	(2.45)	(1.66)	904	(3.24)	(2.45)
6	382	(2.54)	(1.72)	832	(3.52)	(2.65)
7	389	(2.49)	(1.69)	781	(3.75)	(2.83)
8	387	(2.51)	(1.70)	791	(3.70)	(2.80)
9	394	(2.46)	(1.67)	763	(3.84)	(2.90)
10	403	(2.40)	(1.63)	780	(3.75)	(2.84)

回路 1 と回路 2 の場合を比較すると、次数が高くてかつ非零要素率が高い回路 2 のほうが速度向上率が高い。いずれにせよプロセッサ数が 6-8 で速度向上は飽和しており、最大で、1 台の時の 3.6 倍、逐次版に比べて 2.9 倍程度の速度向上が得られている。この逐次部分の並列化の効果を回路 2 の場合で考察してみる。全体の仕事を W として、1 台の時に逐次部分の占める割合が 4% と仮定する。64 台の時には逐次部分の仕事量は 0.04W、並列部分の仕事量は処理のばらつきによるオーバヘッドを 33% と仮定すると $(0.96/64)*1.33W=0.02W$ となる。仮に LU 分解の逐次部分の中に占める割合が 90% であるとする、LU 分解の部分を並列化することにより、逐次部分の仕事量は 0.016W になる。すると回路 2 全体の仕事量は $0.016W+0.02W=0.036W$ となり、この時の速度向上は 1 台の時の 27.8 倍 ($1/0.036$) 程度になる。

6 終わりに

回路シミュレーションを効率よく実現するモジュール分割アルゴリズムに基づく並列回路シミュレーションマシン Cenju の構成、システムソフトウェアの概要および性能評価について述べた。

今後は実際にこの LU 分解の並列アルゴリズムをシミュレーションプログラムに組み込み、速度向上を評価する必要がある。また、Cenju は粗い粒度の並列性を有する他の応用にも適用することが可能である。我々は現在、故障シミュレーション^[5]、並列 LSI ルータ^[6]等の CAD の応用にも Cenju を適用して評価を開始している。今後はこれらの評価を元に Cenju のアーキテクチャをより汎用な並列マシンに適したものに発展させていきたいと考えている。

謝辞

本研究の機会を与えて頂き、また有益な示唆を頂いた当社超 LSICAD 技(本)柳川本部長、晴山部長、黒部部長、北村部長代理、C&C システム研究所石黒所長、森野所長代理、大野主管研究員に深謝致します。

参考文献

- [1] Deutsch,T.,et al:Parallel Computing for VLSI Circuit Simulation, VLSI SYSTEMS DESIGN, July 1986, pp46-52
- [2] Nakata T., et al. A Multiprocessor System for Modular Circuit Simulation, Proc. ICCAD 87,pp364-367,1987
- [3] 松下 他:並列シミュレーションマシン, 情処第 37 回全国大会予稿集, pp97-98,1988
- [4] 津田孝夫: 数値処理プログラミング, 岩波講座ソフトウェア科学 9:1988
- [5] 中田 他: 統合 DA 用専用並列マシン MAN-YO における並列故障シミュレーション, 情処第 36 国際大会予稿集, pp.1911-1912, (March 1988)
- [6] 山内 他: 並列シミュレーションマシン Cenju 上の LSI ルータの評価, 情処第 40 国際大会予稿集, March 1990)