

データロールプロセッサの命令実行制御の最適化

3 L - 1

雨宮 真人 谷口倫一郎


九州大学総合理工学研究科

1.はじめに

データロールプロセッサはデータフロー概念に基づくプログラムを効率良く実行するプロセッサとして考案されたものであるが、従来のデータフロープロセッサと異なり、全ての2オペランド演算に対してデータの待合せを行う必要はないという特徴を持っている[1,2]。その結果、待合せ用制御メモリ(ACM)のアドレスを陽に指定する必要があるといった通常のデータフロープロセッサと異なった制御が必要となる。本稿ではデータロール命令の実行制御方式について、プロセッサ性能(メモリ容量、実行速度)の観点から検討を行う。

2. 基本的な原理

データロールプロセッサの機械命令は、図1(a)のようなデータロールグラフで表すことができる。このグラフはマルチスレッド・コントロールフローを表しており、入力アーケを2つ持つノードが、データの待ち合わせを必要とする命令である。このようなデータロール命令を格納するIM(Instruction Memory)は



(a) データロールグラフ

図1(b)のように構成する。IMの各フィールドは以下の情報を保持している。

opc:命令コード; **acm:**待ち合わせ制御を行うACMメモリのアドレス; **opr:**もう一方のデータが格納されるDM(Data Memory)のアドレス; **chain1,chain2:**第1(2)オペランドデータとして到着したデータを分配する命令へのポインタ(IMアドレス); **res:**演算結果を格納するDMのアドレス; **des:**次命令へのポインタ(IMアドレス)。(なおchain1, chain2, destフィールドには、データが分配先の命令の第1オペランドとなるか第2オペランドとなるかを示すタグがついている。)

このようなデータロール命令の実行は、以下の3ステージで行うことができる。

(1) データが実行すべきノードのIMアドレスと共に到着すると、まず、該当するIMのエントリーを読み出す。

(2.a)IMのacmにより、ACMを読み出す。

(2.b)IMのoprにより、DMを読み出す。

	opc	acm	opr	chain1	chain2	res	des			
a	+	0	0			1	b	0		
b	-	1	2	c	0	c	1	d	1	
c	+	2	3					e	1	
d	x	/	/	1				f		
e	x	/	/	1				g		
	7	5	6	7	1	7	1	6	7	1

(b) IM の構造

図1 データロールグラフとそのIM構成

Optimized instruction execution mechanism of Datarol processor

Makoto AMAMIYA and Rin-ichi TANIGUCHI

KYUSHU University

(2.c)chainにより、分配すべきノードにデータを転送する((1)へ).

(3.a)ACMがon(ペアオペラントの到着を示している)だと、(2.b)で読み出したデータと共にFUで計算を行う.


(3.b)ACMがoffだとACMをonにする.

(4)(3.a)の結果をresで示すDMに書き込むと共に、desに従って、次に実行すべき命令のIMエントリーを読み出す。(1)のステージに戻っていることに注意)


3. 実行制御の最適化

2で述べた基本的な方式では、ACM、DMアドレスを決定するためにIMをアクセスする必要があり、そのためのステージが1段必要である。そこで、IMのフィールドに次に実行される命令のACM、DMアドレスを保持する方式を考える。すなわち、図1(b)のacm、oprフィールドを削除し、chain1、chain2、desに対しそれぞれacm、oprを付加するものである。この方式では、ACM、DMアドレスをプリフェッチでき、実行すべき命令が格納されるIMエントリーを読み出す時点で、ACMアドレス、DMアドレスが決定されている。従って、2で述べた実行手順の(1)と(2.a)(2.b)を同時に実行することができる。すなわち、命令フェッチ、オペラントフェッチと演算という2サイクルで命令が実行されることになる。ただし、chain1、chain2、desに対しそれぞれacmとoprを付加しなければならないことになる。

ところで、データロール命令は逐次型計算機の命令と異なり、位置独立(position independent)という性質を持っている。そこで、待合せを必要とする命令、換言すればACMアドレスを指定する必要がある命令のIMアドレスをACMアドレスと同一になるように配置する(例えば、ACMが32エントリーあった場合に、ACMをアクセスする命令をIMの0～31番地に格納する)ことが可能である。このようにすると、IMアドレスでACMをアクセスすることができ、acmフィールドを省略できる。従って、実際に増加するフィールド



(a) 最適化後のIMの構造



$$IP = \langle ins, opr, [op2], res, im, ft, opr \rangle$$

$$RP = \langle ins, im, ft, data \rangle$$

(b) データロールプロセッサの構造

図2 データロールプロセッサの最適化

長は、DMの大きさを 2^n 語とすると、IM1語当たり $2n$ ビットにしかすぎない。図2に最適化後のIMの構造とプロセッサの構造を示す。

4.まとめ

データロールプロセッサの命令実行制御方式に関する検討を行った。最適化を行い、IMフィールドを大きくすることにより、2ステージで命令が実行されることが判明した。これは通常の逐次型計算機が4サイクルで命令が実行されるのに対し、データロールプロセッサは2サイクルで実行できることになり、実行速度の点で有利であることが判る。

参考文献

- 上田、谷口、雨宮：“Datarolプロセッサの設計とその性能評価”，電子情報通信学会技術研究報告、CPSY89, 15(1989).
- 立花、谷口、雨宮：“データフロー解析による関数型言語Validのコンパイル法”，情報処理学会論文誌, vol.30, no.12(1989)