

可変構造型並列計算機におけるキャッシュ・コヒーレンス処理

5X-2

岩田英次 森 眞一郎 村上和彰 福田 晃 富田眞治
(九州大学大学院総合理工学研究科)

1. はじめに

現在我々は、128台のPE (Processing Element) を128×128のクロスバー網で接続するマルチプロセッサ・システム「可変構造型並列計算機」を開発している^[1]。本システムでは、128台のPEそれぞれに、容量4MBのローカル・メモリおよび容量128KBの仮想アドレス・キャッシュを備えている。キャッシュの主記憶更新アルゴリズムには、ストア・スルー方式を採用した。また、任意のメモリ・イメージをプロセッサ及びプロセスに対して見せることができる“可変構造メモリ・アーキテクチャ”を採用している。したがって、複数のプロセッサがメモリを共有する形態をとる場合、キャッシュ・コヒーレンス問題が発生する^[2]。本稿では、本システムにおけるキャッシュ・コヒーレンス処理について、その制御機構と動作について述べる。

2. キャッシュ・コヒーレンス問題

2.1 一般的解決策

主記憶を共有する密結合型マルチプロセッサ・システムにおいて、プロセッサがプライベート・キャッシュを有する場合、キャッシュ・コヒーレンス問題が発生する。この問題に対する解決策としては、一般に以下の4つが用いられている。

①ブロードキャスト方式

各々のプロセッサがキャッシュに書き込む度に、その書き込み情報を全てのプロセッサにブロードキャストし、無効化あるいは更新を行う。

②スヌーピング・キャッシュ方式

バス共有型マルチプロセッサ・システムを前提とした対処法である。各々のプロセッサに共有バス上を流れる他プロセッサのトランザクションを監視する機構を置き、自キャッシュに影響を及ぼすトランザクションを認識すると、それに対応する自キャッシュ上のブロックの無効化あるいは更新を行う。

③グローバル・ディレクトリ方式

キャッシュ・ブロックと主記憶ブロックとの対応やそのブロックの現在の状態を表すディレクトリのコピーを主記憶制御装置で集中管理し、無効化

されるべきコピーを持っているキャッシュにのみ無効化要求を送る。

④ソフトウェア制御方式

一般には、実行前にユーザあるいはコンパイラが、データの属性を共有あるいは非共有と宣言し、更新可能な共有データについてキャッシングを許さないという手法が採られる。

2.2 本システムにおける対処

これら4つの方式と本システムとの親和性について考察する。

①のブロードキャスト方式では、プロセッサ数に比例して無効化処理のオーバーヘッドおよび無効化要求のトラフィックが増大する。特に、動的網という相互結合網の性質上、ブロードキャストに伴う通信オーバーヘッドにはとても耐えられない。

②のスヌーピング・キャッシュ方式についても、あるPEに他のPEの全てのアクセスを監視させるためにはブロードキャストが必要となり、ブロードキャスト方式と同様の問題が生じる。

一方、③のグローバル・ディレクトリ方式は、無効化要求のトラフィックが少ないという点で有利である。ただし、最大128台のプロセッサがメモリを共有可能なことから、グローバル・ディレクトリのハードウェア量の増大を招く。これを防ぐために、コンシステンシを維持する主記憶ブロックの単位(コンシステンシ・ブロックと呼ぶ)を大きくする、あるいはコンシステンシ・ブロックあたりのキャッシング可能なプロセッサの数を制限するといった制約が必要となる。

④のソフトウェア制御の場合、実行時のオーバーヘッドは生じないという利点があるが、キャッシュの透過性が保てないことや、共有データのキャッシングを制限することによる性能低下といった欠点がある。

上記の考察を鑑み、我々はグローバル・ディレクトリ方式およびソフトウェア制御方式の両方式を採用し、ハードウェアおよびソフトウェアの両レベルでキャッシュ・コヒーレンス問題に対処することにした。

3. コヒーレンス制御機構

3.1 ページ・テーブル

ページ・テーブル・エントリ中に CA (Cacheable) ビットを設けた。このビットにより、仮想記憶空間の各ページ単位にキャッシング可/不可を指定することが可能となる。

3.2 コンシステンシ・ディレクトリ

グローバル・ディレクトリを各 PE のメモリ・ユニットに分散し、各々を“コンシステンシ・ディレクトリ”と呼ぶ。コンシステンシ・ディレクトリはコンシステンシ・ブロックがどの PE にキャッシングされているかを記録する。コンシステンシ・ブロックのサイズは、無効化の効率と無効化処理の際のオーバーヘッドを考慮してキャッシュのライン・サイズ (32B) と同一にした。コンシステンシ・ディレクトリのフォーマットを以下に示す。

CC	CD	キャッシング権を持っている PE の番号 (7bit)
----	----	-----------------------------

CC : Consistency Check

CD : Cached

CC (Consistency Check) ビットは、後述の無効化処理を行うか否かをコンシステンシ・ブロック単位で指定する。無効化処理を行う場合、コンシステンシ・ブロックは一時には1台の PE にしかキャッシングを許さないという制限 (Single Copy) をつけた。

4. コヒーレンス処理

4.1 ソフトウェアによる処理

ページング・スーパーバイザは CA ビットを用いて、更新可能な共有データをキャッシング不可のページに割り付けることでコヒーレンス処理を行える。

また、CC ビットにより、無効化処理を禁止すること




図1 ハードウェア制御によるマルチキャッシュ・コンシステンシ保持

で、read-onlyの共有データに関して、複数の PE にキャッシングを許すこと (Multiple Copy) が可能となる。

これら CA および CC ビットの設定は、プログラム実行前はもちろん、実行中においても可能であることから、プログラムの実行フェーズに応じて動的に、キャッシュ・コヒーレンス処理に OS が介入できる。

4.2 ハードウェアによる無効化処理

無効化要求を送る必要が生じる状態は以下の2つである。

① PE_i のキャッシュにコピーが存在するコンシステンシ・ブロックに対して、リード・ミスに伴う PE_j からのブロック・フェッチ要求がきた場合 (Single Copy の保証)

② PE_i のキャッシュにコピーが存在するコンシステンシ・ブロックに対して、 PE_j がライト・アクセスを起こした場合 (consistency の保証)

①の場合は、 PE_i が持っているそのコンシステンシ・ブロックのキャッシング権を PE_j に移動させ、 PE_i に対して無効化要求を送出する必要がある。これに対し、②の場合は、 PE_j はそのコンシステンシ・ブロックをフェッチしないでキャッシング権を移動させる必要はないが、 PE_i のキャッシング権を取り上げ、 PE_i に対して無効化要求を送出する必要がある。

図1に示すように、メモリ・ユニットでは、上記の手順に従って、コンシステンシ・ディレクトリの操作および無効化要求メッセージの作成・送出手を行う。無効化要求メッセージを受け取った PE のキャッシュは速やかに当該ブロックを無効化する。

5. おわりに

以上、本システムにおけるキャッシュ・コヒーレンス処理について述べた。ソフトウェアの介入のしかたに多様性を持たせているので、コヒーレンス処理として様々な手法をとることが可能である。今後は、多様な主記憶参照パターンとこれらのコヒーレンス処理との親和性を評価し、コヒーレンス処理のソフトウェアによる最適化を図る。

参考文献

- [1] K. Murakami, et al. : The Kyushu University Reconfigurable Parallel Processor - Design of Memory and Intercommunication Architectures - , Proc. 1989 Int'l Conf. Supercomputing, pp. 351-360, June 1989.
- [2] 蒲池ほか : 可変構造型並列計算機のメモリ・アーキテクチャ, 情処 38 全大論文集, 3T-2 (1989年3月)