

## 2R-8 ファクシミリ用Single Chip Modemの ソフトウェア構成方式

小嶋 康行<sup>1</sup> 横須賀 靖<sup>1</sup> 高岡 和彦<sup>2</sup> 今澤 光二<sup>3</sup> 永井 謙治<sup>4</sup> 水野 敦<sup>5</sup>  
 1: (株)日立製作所 日立研究所 2: (株)日立製作所 戸塚工場  
 3: (株)日立製作所 武藏工場 4: (株)日立製作所 デバイス開発センタ  
 5: (株)日立電子

### 1. まえがき

近年G3ファクシミリは、通信需要の増大と共に、その普及が目覚ましく、装置の小型化、低コスト化が進み、高機能化している。そこで我々は、通信装置部の高集積化を図るため、変復調装置（モデム）のSingle Chip VLSI化を図った。本モデムでもディジタルシグナルプロセッサ（DSP）を利用しているが、このDSPの高機能化、汎用化が近年進み、これに伴いライブラリも増加し、DSPにおいてもこれらのソフトウェアを管理するOS的な機能が、重要となってきている。本モデムでは、内部に組み込んだDSPで動作する簡易モニタプログラムを開発して、その下に変復調処理タスクを配置し、プログラムROMの経済化、及び処理のブロック構造化を図った。

### 2. モデム仕様

第1図に、本VLSIモデムの外観及び主なチップ仕様、第1表に、基本機能を示す。同表に示すように、本モデムは、低速ファクシミリ規格から高速ファクシミリ規格（G3）まで全ての機能を有している。更にファクシミリ手順上必要とされるモードも内蔵しており、本モデムチップ1つでG3までのファクシミリ機能が全て実現できる仕様となっている。

### 3. ソフトウェアの構成

#### (3. 1) サンプル処理とボーリング

デジタル信号処理する音声帯域モデムでは、帯域の上限が3.4kHzのため、A/D、D/A変換器の変換周波数は、6.8kHz以上必要である。本モデムでは、通信ビットレートとの相性の良さから、サンプリング周期は9.6kHzとした。帯域外の不要な雑音をカットするフィルタや変復調処理等は、折り返し雑音の防止や処理のし易さから、この周期に同期して実行している（サンプル処理）。一方では、変調周期（ボーリング周期）に同期して行う処理がある。例えば、勧告V.29の9.6kbps通信モードでは4bitをまとめて1つの信号点に配置するが、この信号点の配置処理や、逆に受信側での信号点の識別判定処理などが、この処理に該当する（ボーリング）。第2表に、本モデムにおける主な処理を、これらの処理周期で分けた場合の分類表を示す。これらの処理を1チップ内にコンパクトに組み込めば、チップの経済的効果もより向上することになり、以下に示す構成とした。


#### (3. 2) ソフトウェア構成

DSPとA/D、D/Aとの間のデータの入出力は、シリアルの入力及び出力レジスタを介して行っている。本モデムのサンプル処理は、A/Dからのシリアル入力タイミングを基本にして処理を実行している。これは、シリアル入力完了後にDSP内に発生する割込みで起動がかかる

Software Structure of Single Chip Modem for Facsimile

Y.KOJIMA<sup>1</sup>, Y.YOKOSUKA<sup>1</sup>, K.TAKAOKA<sup>1</sup>, K.IMAZAWA<sup>1</sup>, K.NAGAI<sup>1</sup>, A.MIZUNO<sup>2</sup>

1:HITACHI,Ltd. 2:HITACHI DENSHI,Ltd.



プロセス	1.3 μm 2層アルミニウム CMOS
チップサイズ	8mm × 10.5mm
パッケージ	64pinプラスチックDIP
電源	5V 単一
DSP処理能力	8MOPS

第1図 VLSIモデム

基本機能	規格
G3	V.29, V.27ter
G2	AM-PM VSB
低速	F M 6 Hz
手順用	T.3, T.4, T.30 (V.21,トーン)
その他	D T M F の送出

第1表 基本機能

サンプル処理	ボーリング
キャリア発生	簡易モニタ
キャリア変調処理	(コマンドI/O、スケジューリング等)
キャリア復調処理	信号点配置
固定振幅等化	信号点識別
帯外雑音除去フィルタ	受信電力検出
ロールオフフィルタ	自動利得制御
A/D,D/Aとのデータの授受	受信キャリア制御
電力計算...etc,	自動等化...etc,

第2表 処理サイクル別機能

割込み処理として組み込まれている。ボーリングは、各モード毎に設定されるサンプル割込み回数だけ割込み処理をカウントすると、ボーリングが起動される。この関係を図示すると、第2図に示すようになる。すなわち、処理は1ボーリングサイクルで1つの単位の処理が完了し、同様の処理が繰り返される。これらの通信処理のまとめ方が、ソフトウェア構成上の重要なファクタとなる。

第3図に、これらの通信処理とこれを管理する簡易モニタとの関係を示す。図示するように、これは主として、

- (1) モデム状態管理---ウォッチドッグタイマ、イニシアル処理、EYEモニタ等
- (2) 割込み受付処理---レジスタ退避等の割込み用処理、ボーリングタイミングの判断等
- (3) I/O管理---A/D,D/Aとの信号データの入出力、モデル専用論理等のタイミング制御
- (4) コマンドハンドラ---ホストからのコマンドの受付及び応答
- (5) スケジューラ---通信モード別の変復調処理のスケジューリング
- (6) 共通処理---受信電力検出、自動利得制御を行っている。これによって、各通信モードごとの処理が、規則正しく機能的に動作できている。

#### 4. コーディング結果


第4図にプログラムステップ数を示す。言語は、本DSP専用のアセンブリである。比較として、簡易モニタを用いずに、各通信処理毎に単独にコーディングした場合、どの程度になるか見積もった場合も示した。結果として、以上の様な構成とすることで、ソフトウェアのブロック構造化ができ、簡易モニタ機能を用いない場合に比較して8.5%（約380ステップ）のコンパクト化が図れた。

#### 5. むすび


ファクシミリ用のシングルチップVLSIモデルを開発し、DSP上で動作する簡易モニタを開発したこと、チップに占めるプログラムROMエリアの経済性と、ソフトウェア全体のブロック構造化が図れた。今後は、従来ホストが制御していたモデルの管理処理や、付加的なエコーキャンセラなどの機能もモデル内に取り込まれてくると予測され、DSPでもこれらを管理するソフトウェアと処理のブロック構造化は、更に重要な課題となると考えられる。

#### 参考文献


- (1) 小嶋、横須賀ほか：“ファクシミリ手順に好適な信号処理機能を内蔵したVLSIモデル”，画像電子学会 第17回全国大会予稿集 p.25-28(平成元年)
- (2) K.Nagai, et al., : "A Signal Processor for Voiceband Applications", ISSCC'88 WPM 6.2 (Feb. 1988)



第2図 2400 ボーの場合は1サイクル処理



第3図 簡易モニタとソフトウェアの構成



第4図 プログラムステップ数