

データ駆動計算機 EM-4 の負荷分散

2T-6

児玉祐悦 坂井修一 山口喜教 平木敬

(電子技術総合研究所)

1. はじめに

シングルチッププロセッサ EMC-R によって構成されるデータ駆動計算機 EM-4 を開発中である^{[2][3]}。高並列計算機では個々の要素プロセッサ (PE) の処理能力はもちろんのこと、高速のデータ転送、効率よい同期、均等な負荷分散等が重要となってくる。ここでは EM-4 における負荷分散機構について述べる。

2. 負荷分散方式

EM-4 は PE がプロセッサ結合型オメガ網で相互結合されており、結合網を循環路に関して分割することによりグループ化されている。このグループ内で命令レベルの並列実行が行なわれ、グループ単位で関数レベルの並列実行が行なわれる。EM-4 には、命令レベル、関数レベルの負荷分散の他に、さらに強連結枝モデルの導入により、両者の間にブロックレベルの負荷分散がある。

命令・ブロックレベルの負荷分散は、PE 間でのデータの移動を抑えつつ負荷を均等に静的割付法^[1]を採用する。その際、ブロック化の効果などが考慮される。

データフローでは関数にはコード領域とデータ待ち合わせ領域が必要である。EM-4 では前者をテンプレートセグメント、後者をオペランドセグメントと呼ぶ。1つの関数に対してテンプレートセグメントは1つでよいが、同じ関数が並列に呼ばれる場合にはオペランドセグメントは呼ばれる回数だけ必要となる。

関数レベルの負荷分散は、負荷の少ないグループのオペランドセグメントに新しく起動する関数インスタンスを割り付けることである。これには、静的に決定できる場合と動的にしか決定できない場合がある。呼ばれる回数が定まっているような関数ではあらかじめその関数のセグメントを確保しておくことにより、動的割り付けのオーバーヘッドを減らすことができる。一方、再帰関数などでは関数が呼ばれる回数は定まらないので動的にセグメントを割り付ける必要がある。以下では動的セグメントの割り付け機構について述べる。

3. 動的セグメントの割り付け

動的負荷分散を行なうためには、プロセッサの負荷量を見積らなければならない。EMC-R では、チップ内外の入力バッファの使用量 (FIFO, MEM)、空きセグメ

ント数 (ESEN)、空きストラクチャメモリ数 (ESTN) をもとに、負荷量を自動的に生成している (図1)。

次に、一番負荷の少ないグループを捜す方法であるが、EM-4 ではそのために MLPE パケットという特殊パケットを用いる。オメガ網では2つの循環路があり、このうち MLPE パケットはグループ間を通る裏循環路を利用している。このパケットは最初は自分の PE 番号と自分の負荷量をもって、各グループを通過しながら、パケットの負荷量と各 PE の負荷量とを比べてより小さい負荷を持つ PE 番号とその負荷量をパケットに取り込み、最終的に一番小さい負荷を持つ PE 番号を返してくる。この処理は EMC-R 内のパケットスイッチで自動的に行なわれる。

ここでは、関数内の命令は各メンバーに均等に分散させることにより、裏循環路につながっているメンバー PE の負荷をグループ全体の負荷として代表させている。

セグメント番号はグループ内で共通であり、セグメント割り付けの衝突を防ぐために、EM-4 ではセグメント領域を各 PE で分割する。個々の領域のセグメントはポイントでつながれたフリーリストで管理され、その先頭番地は各 PE の特殊レジスタ FTOP が保持している。

4. 関数起動

EM-4 における関数起動では動的セグメントの割り付けを先行的に実行する。すなわち、あらかじめ MLPE パケットを送出し、MLPE パケットが返ってくると、自動的に最小負荷の PE にセグメント割当を要求し、割り付けられたセグメント番号を特殊レジスタ SQ に蓄えておく。関数の起動はこの SQ レジスタの値を読むだけの操作で実現できる。なお、このときつぎの関数起動のために MLPE パケットを送出しておく。

5. おわりに

EM-4 は現在プロトタイプを製作中である。このシステムには負荷量など内部状態をモニタでき、ここで述べた負荷分散手法の有効性などを検証していく予定である。

謝辞 本研究を遂行するにあたり御指導、御討論いただいた棟上情報アーキテクチャ部長、弓場知能システム部長、島田計算機方式研究室長ならびに計算機方式研究室の同僚諸氏に感謝いたします。

参考文献

- [1]大塚、坂井、弓場：データ駆動計算機における命令水準の静的負荷分散、信学技報、CPSY86-136(1986).
 [2]坂井、山口、平木、弓場：データ駆動計算機 EM-4 のアーキテクチャ、情処計算機アーキテクチャ研究会 66-7 (1987).
 [3]坂井、山口、平木、児玉、弓場：データ駆動型シングルチッププロセッサ EMC-R のアーキテクチャ、信学技報 CPSY88-9(1988).

FIFO	0	1-7	8-F	10-1F	*												
MEM	0				1-1F	20-3F	40-5F	60-7F	80-9F	A0-BF	C0-DF	E0-FF	100-1FF	1000-1FFF	*		
ESTN	8-1FFF														*	1-7	*
ESEN	8-FFFF														*	1-7	
LOAD	0	1	2	3	4	5	6	7	8	9	A	B	C	F			

図1：負荷量の生成

Load Distribution on the Dataflow Machine EM-4

Yuetsu KODAMA, Shuichi SAKAI, Yoshinori YAMAGUTI, Kei HIRAKI

Electrotechnical Laboratory