

高並列データ駆動計算機 E D D E N の概要

2T-2

三浦宏喜 田中一行 清水雅久 森憲敬
三洋電機(株) 情報通信システム研究所

1.はじめに

我々は、実用的な並列処理計算機の実現に向けて研究を進めており、既にデータ駆動計算機 S P Mとその言語処理系ソフトウェアの開発、及びそれらの評価を終了した^[1, 2, 3, 4]。今回、これらの知見に基づき、特にプロセッサーアーキテクチャに種々の改良を加えた高並列データ駆動計算機 E D D E N (Enhanced Data Driven ENgine)の開発を開始した。E D D E Nでは、1チップの CMOS-LSIによって実現する要素プロセッサ(PE)を、最大1024台接続した大規模データ駆動計算機の稼働を目指す。また、PE数台の小規模システム、PE数十台の中規模システムなど柔軟な構成がとれるようにし、信号処理、画像処理、グラフィックス、各種シミュレーション、CADなどの広範な分野に適応させることを目標とする。

本稿では、E D D E Nの設計方針、要素プロセッサの構成、及びシステム全体の実装に向けての構想などについて、その概要を述べる。

2. E D D E N の設計方針

E D D E Nの設計方針として、特に以下の点に重点をおくこととする。

(1) 基本アーキテクチャと演算機能

色つきトーカン方式の動的データ駆動アーキテクチャを採用し、関数共用によるプログラムメモリの有効利用と、関数の多重実行によるパイプライン充足率の向上を目指す。演算機能としては、32ビット浮動小数点演算を行うALU、乗算器をPEチップに内蔵し、高速・高精度の数値演算を可能にする。

(2) メモリ保持形態

データ駆動形プロセッサの基本エレメントである発火制御のための待ち合わせメモリ、プログラムメモリは、高速性を重視してPEチップ内蔵のSRAMとする。一方、構造体などを格納するデータメモリは、比較的安価で大容量のSRAMチップを各PEチップに外付けして分散メモリの形態をとる。

(3) ベクトル演算機構の導入

データ駆動計算機の問題点の一つとして、配列などの定型的な構造体に対して単純な計算を繰り返す定型的演算での性能低下が挙げられる^[4]。そこで、命令実行部にベクトル演算機構を導入し、外部データメモリに格納

された配列データに対して局所的にベクトル演算命令を実行することによって、この問題の解決を図る。更に、通常のスカラーデータとベクトル演算制御機構が、演算器を時分割で共用する方式により、演算パイプラインの充足率の向上を図る。

(4) 効率的な発火制御機構の実現

一般に、動的データ駆動方式では、高速の発火制御機構の実現のために大容量のオペランド待ち合わせメモリが必要となり、これが要素プロセッサの1チップ化の最大の障害であった。これを解決するために待ち合わせメモリを、ハッシュアドレスで直接アクセスされるハッシュメモリと、ハッシュ衝突時に衝突したオペランドをリンクリスト形式で格納するバッファメモリに分割し、バッファメモリの空き番地をスタックで管理する方式とする。これによって、小容量のメモリによる効率的な発火制御機構の実現を目指す。

(5) 発火制御機構とカラー管理機構の融合

更に動的データ駆動方式では、高速のカラー管理機構が必要であり、これもハードウェア規模の増大につながっていた。そこで、カラーの「獲得」、「解放」を、それぞれ通常のオペランドの「発火」、「待ち合わせ」に対応づけて、特殊なハードウェアの付加を行わずに、カラー管理を発火制御部で実行する方式をとる。

(6) プロセッサ結合形態

システム全体の小型化、低価格化のために、通信制御機構をもPEチップに内蔵する方針をとる。プロセッサの基本的な結合形態としては、①チップのピン数制限、②プロセッサ間距離が小さい、③セルフルーティングが可能、④一様構造、⑤デッドロック回避が可能、⑥実装が容易である、などの条件から、トーラス結合網を採用する。また、システムの規模に応じて、メッシュ結合網やリング結合網に基づくルーティングも可能とする。

3. 要素プロセッサ(PE)の構成

図1に要素プロセッサの概略構成を示す。基本的にはプログラム記憶(PS)、発火制御・カラー管理部(FCCM)、命令実行部(EXE)、及びキューメモリ(Q)が巡回パイプライン(リング)構造に接続された構成としている。

PSはノード番号の更新、定数付与、及び結果のコピーを行う。FCCMは、前述の2段階の待ち合わせ記憶方式で

発火制御及びカラーの獲得・解放の管理を行う。EXEは、浮動小数点・整数演算、条件判定、分岐、簡易定数発生などの命令、及びそれらの複合命令を実行する。

Q はリング上でのあらゆるデータ流変動を吸収する緩衝記憶である。緩衝記憶が必要となるのは、①コピー、②リングへの強制的入力、③リングからの出力遅延、④ FCCMにおける待ちリストのサーチ、などが生じた時である。本要素プロセッサには、 Q のデータ滞在量に応じて①～③の動作モードを自動的に変更する機能を付加し、これによって並列度の制御を行う。また、 Q がやむなくオーバフローした時には、EDM上に外部キューを形成してこれを吸収し、プログラム実行の継続を図る。

ネットワーク制御部(NC)は、東西南北4系統の通信ポートを保持し、最大1024PEのトーラス結合網に基づくルーティング制御を行う。ベクトル演算制御部(VC)は、ベクトル演算関連命令、及び通常のメモリアクセス命令の実行制御を行う。VCと、入力制御部(IC)及び出力制御部(OC)の間には構造体(ベクトル)通信用のバイパス線を設ける。外部データメモリは、構造体等を格納するデータメモリであり、容量は512KByte(128K語 X 32bit)程度とする。クロック方式は同期式であるが、NC内部は自己同期式で動作するものとする。

4. E D D E N の全体構成

図2に E D D E N の基本的なシステム構成を示す。図に示すように、 $n \times n$ 台の要素プロセッサをトーラス結合網で接続することを基本とする。ネットワークとのデータのやりとりは、 $N \leftrightarrow S$ 方向の任意の通信リンクにネットワークインターフェース(NIF)を挿入することによって行う。NIF、及び要素プロセッサ16～64台を1枚のプロセッサボード上に実装し、トーラス接続リンクをプリント基板上に形成する。

小・中規模システムの構成としては、ホスト計算機として汎用のEWSまたはパソコンを用い、それらのバスインターフェースを介してNIFに接続する。実装形態としては、1～4枚のプロセッサボードと1枚のバスインターフェースボードを、EWS等のラックに直接挿入することにする。


大規模システムの構成としては、応用分野に応じて、次の2種類の構成法を考えている。

① クラスタ接続

前述のプロセッサボードを1つのクラスタとして、クラスタ間をクラスタインタフェースを介して接続する。クラスタインタフェースは、各クラスタ内のデータの収集・分配の管理を行う。

② トーラス接続

1024台(32X32台)の要素プロセッサをトーラス結合網で接続する。実装形態としては、1枚のプリント基板に $N \leftrightarrow S$ 方向の32台の要素プロセッサと NIFとを実装し、 $W \leftrightarrow E$ 方向のリンクはマザーボード上に形成する。



IC:入力制御部 OC:出力制御部

図1. 要素プロセッサの構成




図2. E D D E N の基本構成

5. おわりに

以上、EDDENの設計方針と構成について、その概要を述べた。現在、EDDENの要素プロセッサLSIの詳細な論理設計、及びEDDENのソフトウェア環境の設計を行っている。また、SPMを改修したハードウェアにより、EDDENの発火制御・カラー管理を中心とした予備性能評価を行っている。これらについては別途報告したい。

末筆ながら、本研究を御指導、御支援して下さる関係各位に厚く感謝します。

参考文献

- [1] 田中他：「データ駆動計算機 SPM の試作」，情報処理学会第36回全国大会講演論文集 7B-5.
- [2] 西川他：「データ駆動計算機 SPM のコンパイラ」，同 7B-6.
- [3] 田中他：「データ駆動計算機 SPM の性能評価(1)」，情報処理学会第37回全国大会講演論文集 1N-4.
- [4] 岡本他：「データ駆動計算機 SPM の性能評価(2)」，同 1N-5.