# ベクトル計算機のための 一次回帰演算の高速アルゴリズムとその並列化

# 川端英之<sup>†</sup>湯之上康一<sup>†,</sup>津田孝夫<sup>†</sup>

本論文では,線形一次回帰演算のベクトル計算機向け高速化手法を提案する.この手法はベクトル レジスタを有効に利用する方法で,余分なベクトルロードおよびストア命令を排除するとともにスカ ラ処理が必要となる部分を削減することによって高速性能を実現する.従来,線形回帰演算のベクトル 処理手法としては,計算量やベクトル長の観点から,ループアンローリングに基づく手法(アンロー リング手法)が有効であるとされてきた.商用ベクトル計算機を単純化したモデルによる比較では, 我々の手法はわずかなコード記述量であるにもかかわらず理想的なアンローリング段数(一般には非 常に大きい段数)によるアンローリング手法と同等の演算性能であることが分かった.NEC SX-4を 用いた線形回帰演算の実測では,モデルによる予測結果どおり理論最大性能の1/4に達する演算速度 が観測され,モデルの妥当性と提案手法の有効性がいずれも高いことが確認された.また,提案手法 の自然な拡張による並列化の試みでは,8プロセッサを用いて 5.9 倍の台数効果を得た.

# Fast Execution of Linear Recurrences on Vector Computers and Its Parallelization

HIDEYUKI KAWABATA,<sup>†</sup> KOUICHI YUNOUE<sup>†,</sup> and TAKAO TSUDA<sup>†</sup>

In this paper, we propose a new technique to calculate fast first-order linear recurrences on vector computers. Our method is intended to reduce redundant vector load and/or store operations. The objective is accomplished by restructuring recurrent loops with information such as the length of vector registers in mind, not relying on automatic strip-mining by vectorizing compilers. Although it has been said that unrolling approach is suitable for linear recurrences to run fast on vector computers, appropriateness of the unrolling factor hasn't been mentioned specifically in general. We construct a simple model of a vector machine to compare ordinary unrolled code and code created by our method. On the model, it is explained that codes by our method can perform as well as unrolled codes with optimal (typically unrealistically large) unrolling factors. Experimental results on the NEC SX-4 show that our code runs 1/4 times as fast as the peak performance of the machine, which is also predicted by the model. The results confirm that our method can be easily parallelized. Speedup ratio of 5.9 on 8 processors has been observed.

1. はじめに

線形一次回帰演算をはじめとする回帰演算は,科学 技術計算コード中に頻繁に現れるため,ベクトル化や 並列化による高速処理方式の開発が求められ続けてい る.本論文は,ベクトル計算機を対象とした線形一次 回帰演算の高速化手法を提案するものである.並列ベ

† 広島市立大学情報科学部

Faculty of Information Sciences, Hiroshima City University

現在,広島市立大学大学院情報科学研究科

Presently with Graduate School of Information Sciences, Hiroshima City University

#### クトル計算機のための計算方式もあわせて提案する.

線形一次回帰演算(以下,単に回帰演算と呼ぶ)は 図1に示すループで表現できる.図中Nは回帰演算 によって算出する要素数である.図から明らかなよう に,ループの繰返しにまたがる回帰的なデータ参照に よる依存関係(ループ運搬フロー依存)が存在してい るため,*a<sub>i</sub>*の値を求める計算は個々の*i*についてまっ たく独立には実行できない.そこで通常は計算順序の 変更による並列性の抽出に基づく高速化手法が検討さ れる.

よく知られているのは巡回縮約法(cyclic reduction)や再帰二倍化法(recursive doubling)などを 適用して計算処理中の並列性を高める方法である.こ

```
real*8 a(0:N)
...
do i = 1, N
a_i = p_i \cdot a_{i-1} + q_i
enddo
```

図1 線形一次回帰演算 Fig.1 First order linear recurrence.

れら,回帰演算を並列 prefix 計 $f^{1}$ <sup>(>8)</sup>と見なす方法の 多くは,各時刻において並列処理可能な計算をすべて 同時に実行することを1計算ステップと見なして,算 出する要素数 N に対して要する計算ステップ数を削 減(典型的には O(N) ステップから  $O(\log N)$  ステッ プに削減)する手法である.しかしながらこれらの手 法の多くは総計算量を増加(たとえば  $O(N \log N)$  に 増加)させるため,多数の同時動作可能な演算装置を 備えた環境でなければ高速化につながらない<sup>9)</sup>.実際, ベクトル計算機には向かないものも多い<sup>10)</sup>.

これに対し,スーパスカラや VLIW などを対象として,命令レベル並列処理機能を十分に使い切ることができるように演算量の増加を抑えたプログラム変換を行う手法が考案されている<sup>11),12)</sup>.この方法は,演算パイプラインの拡張による回帰演算専用ハードウェア(ベクトルマクロ命令)のアプローチ<sup>13)</sup>と同等な考え方である.ただしベクトルマクロ命令による高速化の度合いは高くない.

ー方ベクトル計算機は,その実効性能の高さから, 科学技術計算において重要視され続けている.ベクト ル計算機による回帰演算の高速化についても,総計算 量の増加分をベクトル処理による高速化によって吸収 すべく,いくつかのアルゴリズムが考案されている. なかでも,ループアンローリング(ブロック化)に基 づく手法(以降,単にアンローリング手法と呼ぶ)が 有効であるとの報告がある<sup>10),14)</sup>.しかしながら,ア ンローリング段数がどの程度であるべきかなどの定量 的な指摘はあまりなく,ベクトルレジスタ長との関連 についての言及はほとんどない.

本論文では,ベクトル計算機を対象とする高速な線 形一次回帰演算処理手法を提案する.提案手法はアン ローリング手法の一般化に相当するが,(1)ベクトル レジスタ長を意識して無駄のないベクトル処理に留意 し,(2)ベクトルロード/ストアの数を低減するため に自動ベクトル化コンパイラによるストリップマイニ ング<sup>15)</sup>の適用を受けないように配慮し,(3)スカラ処 理に要する時間をできるだけ短縮するよう配慮した方 法である.アンローリング手法の欠点の1つはコード 量の増大で,アンローリング段数にほぼ比例した量の コードを付加する必要がある.これに対して我々の方法は,コードを簡潔に記述できるうえに,適切な段数 でのアンローリングを施したものと同等な演算速度で 処理可能である.またコードは高級言語で記述できる.

本論文では,提案する手法の有効性の評価のために, 対象とするベクトル計算機の簡単なモデルを提示し, それに基づく理論的評価を行う.さらに商用ベクトル 計算機を用いた実測結果に基づく評価を示す.NEC SX-4を用いた実測では,約30,000要素を算出する線 形一次回帰演算が,SX-4の理論最大性能の約1/4の 速度,すなわち500 MFLOPSで行われた.より多数 の要素を求める場合にはさらに1割以上高速化できた. これは実際に行った総計算量から見積もられる理論性 能に近い演算速度であり,我々の手法が無駄のない効 率的なものであることを示している.

なお,本論文で提案する手法は,スカラ命令やベク トルマクロ命令と比較してベクトル命令が大幅に高速 である環境を想定するものであり,ベクトルレジスタ を持つ通常のベクトル計算機を対象としている.類似 の名前の擬似ベクトル処理<sup>16)</sup>は,データ参照パター ンがあらかじめ把握できるときにキャッシュミスを起 こさせない仕組みであり,回帰参照を含むループも依 存のないループと同程度の速度で実行される.擬似ベ クトル処理機能を持つ計算機は,本論文では対象とし ない.

以下,まず2章では,線形回帰演算の並列性につい て概観し,従来考案されてきたベクトル計算機向けア ルゴリズムについて述べる.3章では,各種手法の理 論的評価のために用いる簡単なベクトル計算機のモデ ルについて述べ,それを用いてアンローリング手法の 欠点を概説する.4章では,本論文で新たに提案する 線形一次回帰演算のベクトル計算機向けの高速処理手 法について述べる.5章では,提案手法の自然な拡張 としてまとめられる並列ベクトル計算機向け処理手法 について述べる.6章では実測評価に基づく考察を行 い,今後の課題をまとめる.

2. 準備:回帰演算のベクトル処理

#### 2.1 回帰演算における並列性

線形一次回帰演算は図1に示すループで表現できる.ここで $p_i, q_i$  (i = 1, 2, ..., N) はループ不変変数である.このループの各繰返し(イタレーション)間には依存距離1のループ運搬フロー依存があり, $a_i$ の値を求める計算は個々のiについてまったく独立には実行できない.つまりそのままでは単純なベクトル化はできない.しかし,

do 
$$i = 1, N, 5$$
  
\* - step1  
 $v = q_i$   
 $u = p_i$   
 $v = p_{i+1} \cdot v + q_{i+1}$   
 $u = p_{i+2} \cdot v + q_{i+2}$   
 $u = p_{i+2} \cdot v + q_{i+2}$   
 $u = p_{i+3} \cdot v + q_{i+3}$   
 $u = p_{i+3} \cdot u$   
 $v = p_{i+4} \cdot v + q_{i+4}$   
 $u = p_{i+4} \cdot u$   
\* - step2  
 $a_{i+4} = u \cdot a_{i-1} + v$   
enddo  
do  $i = 1, N, 5$   
\* - step3  
 $a_i = p_i \cdot a_{i-1} + q_i$   
 $a_{i+1} = p_{i+1} \cdot a_i + q_{i+1}$   
 $a_{i+2} = p_{i+2} \cdot a_{i+1} + q_{i+2}$   
 $a_{i+3} = p_{i+3} \cdot a_{i+2} + q_{i+3}$   
enddo

図 2 アンローリング手法を適用した線形一次回帰演算コード Fig. 2 Unrolled first-order linear recurrence.

$$\vec{a}_i \equiv \begin{pmatrix} a_i \\ 1 \end{pmatrix}, \quad P_i \equiv \begin{pmatrix} p_i & q_i \\ 0 & 1 \end{pmatrix}$$

とおくと,その回帰の様子は以下のように表せる.

$$\vec{a}_i = P_i \cdot \vec{a}_{i-1}$$
$$= P_i P_{i-1} \cdots P_1 \cdot \vec{a}_0. \tag{1}$$

行列積は結合法則を満たす二項演算であり,式(1) は図1の回帰演算が prefix 計算であることを示して いる.すなわち,中間積の計算順序の任意性から,一 次回帰演算には分割統治法や巡回縮約法などの様々な 並列 prefix アルゴリズムが適用できることが分かる.

しかしながら多くの並列 prefix アルゴリズムは,多 数個のプロセッサの存在を仮定して計算ステップ数を 削減しようとするものであり,一般に総計算量を増大 させる.小規模構成の並列計算機やベクトル計算機で は,高速化につながらない場合も多い<sup>9)</sup>.

2.2 ベクトル計算機による回帰演算の高速処理

ここではベクトル計算機における回帰演算の既存の 高速化手法について述べる.文献10)には各手法につ いてその得失が実測データとともに示されている.そ こでの指摘の要点は以下のとおりである.

- スカラ実行の含まれる割合が少ない方が有効.
- 大きなベクトル長でのベクトル実行が有効.
- 演算量を増大させないアルゴリズムが有効.

これらを総合して,計算量の増加量が少ないループ アンローリング手法<sup>14)</sup>の有効性が示され,その弱点を 補う方法として,単純なベクトル処理のできない部分



図 3 アンローリング手法のデータフロー Fig. 3 Dataflow of unrolled linear recurrence.

(スカラ処理部分)のステップ数削減のために逐次型 巡回縮約を融合する手法が提案されている<sup>10)</sup>.

アンローリング手法による回帰演算コードを図2に 示す(この手法の理論的な評価については次章でも触 れる).図2はアンローリング段数が5の場合の例で ある.図中 step1および step3の部分は,各々ルー プ分割を適用してベクトル化できる.その計算の進行 の様子(データフローの概略)を図3に示す.図中の 黒丸は定数参照を,白丸は計算処理を表し,丸から丸 への有向エッジはデータの参照関係を表す.step1に おいては1つの白丸が乗算2つおよび加算1つを意味 し,step3においては乗算1つと加算1つに対応して いる.白丸から出るエッジは,そこでの計算結果が他 の計算に引用されることを表している.横長の網掛け は,それぞれが覆っている計算がまとめてベクトル化 できることを示している.

図3から分かるとおり,全体の処理中のほとんどの計算はベクトル処理できるが,スカラ処理の必要な データフローの経路も存在する(step2).このためア ンローリング段数(図3のU)が小さい場合には,ア ンロール後のループの繰返し回数,すなわちベクトル 処理可能部分のベクトル長 [N/U]が大きいものの, スカラ処理時間がネックとなり,演算速度は低く抑え られてしまう.ベクトルマクロ命令<sup>13)</sup>を持つ計算機で は,それによって step2を高速化できるが,ベクトル マクロ命令では通常のベクトル命令ほどの高速化率は 得られないため,依然として step2にかかる時間が問 題となる.この点については次章で触れる.

なお本論文では,ベクトルマクロ命令の適用の余地

図 2 は 2 つのループで記述しているが, ループ融合をしても計 算内容は変わらない.また図 2 では N が 5 の倍数であること を仮定している. do  $i = 1, N, V_H$ VLD VR1,  $p_i$ VLD VR2,  $q_i$ VIMA VR3,  $a_{i-1}$ , VR1, VR2 VST VR3,  $a_i$ enddo 図 4 図 1 のループの単純なペクトル化例

Fig. 4 Simple vector code for Fig. 1.

があっても通常のベクトル命令で置き換えられない コード片はすべて「スカラ処理部分」と呼ぶ.たとえ ば step2 はスカラ処理部分である.

 ベクトル計算機のモデル化によるアンロー リング手法の評価

本章では,ベクトルアルゴリズムを理論的に評価す るためのベクトル計算機のモデル化と,そのモデル上 での一次回帰演算のアンローリング手法の評価につい て,述べる.

3.1 ベクトル計算機のモデル化

次のようなベクトル計算機のモデル  $\mathcal V$ を想定する.

- ベクトルレジスタ長は一定値 V<sub>H</sub> である.
- ベクトルロード / ストアパイプラインを 2 本持ち, 同時動作可能である.
- ベクトル乗算パイプラインおよび加算パイプラインを1本ずつ持ち,同時動作可能である.
- ベクトルロード/ストアにおける連続アクセスと ストライドアクセスの差は微小で無視できる.
- ベクトル命令は、ロード VLD、ストア VST、乗算 VFMP、加算 VFAD、および、一次回帰演算のベクトルマクロ命令 VIMA を持つ、VIMA は他の命令と同時には実行できないものとする。
- ベクトル長  $V(\leq V_H)$  による 1 つのベクトル命令 の実行にかかる時間はどれも等しく, V について の一次関数  $t_c(V) \equiv t_s + t_p \cdot V$  であるとする.こ こで  $t_s$  および  $t_p$  は定数とする.VIMA 命令のみ 例外的に L(> 1) 倍の時間(すなわち  $L \cdot t_c(V)$ ) がかかるとする.

モデル V は,たとえば NEC SX-4のアーキテク チャを単純化したものと見ることもできる<sup>18)</sup>.モデ ル V ではベクトルレジスタ数の指定をしていないが, 適当な数のベクトルレジスタが利用可能であるとする. ここでモデル V 上での一次回帰演算の実行を考え



time

#### 図 5 図 4 のコードの実行の様子

Fig. 5 Execution of the code of Fig. 4.

do  $i = 1, N, 5 \cdot V_H$ # - step1 -VLD VR00,  $q_i$ # stride 5 VLD VR01,  $p_i$ # stride 5 VLD VR12,  $p_{i+1}$ # stride 5 VFMP VR13, VR12, VR00 VLD VR14,  $q_{i+1}$ # stride 5 VFAD VR15, VR13, VR14 VFMP VR16, VR13, VR01 . . . VLD VR42,  $p_{i+4}$ # stride 5 VFMP VR43, VR42, VR35 VR44,  $q_{i+4}$ # stride 5 VLD VFAD VR45, VR43, VR44 VFMP VR46, VR43, VR36 # - step2 -VIMA VB50 a: 1 VB45 VB46 # stride 5

V IIVIII	$u_{1000}, u_{i-1},$	v1040,	V 1 U	10	TT 501	. iuc
VST	VR50, $a_{i+4}$				# sti	ide
enddo						
do $i = 1, I$	V, $5 \cdot V_H$					
# - step3						

	VLD	VR00, $a_{i-1}$	# stride 5
	VLD	VR10, $p_i$	# stride 5
	VFMP	VR11, VR10, VR00	
	VLD	VR12, $q_i$	# stride 5
	VFAD	VR13, VR11, VR12	
	VST	VR13, $a_i$	# stride 5
	•••		
	VLD	VR40, $p_{i+3}$	# stride 5
	VFMP	VR41, VR40, VR33	
	VLD	VR42, $q_{i+3}$	# stride 5
	VFAD	VR43, VR41, VR42	
	VST	VR43, $a_{i+3}$	# stride 5
ene	ddo		

図 6 ベクトル化されたアンローリング手法によるコード Fig. 6 Vectorized unrolled code.

る.まず,図1に対して単純なベクトル化を行った場 合のモデル  $\mathcal{V}$ 用のベクトル命令列を図4に示す.図 中の"VR"で始まる記号はベクトルレジスタを表す. 図4に示されるように,図1の計算はベクトルレジス タ長  $V_H$  ごとにストリップマイニングされて実行され る(簡単のため N は  $V_H$  の倍数であるとする).ま た図4のコードのモデル  $\mathcal{V}$ 上での実行の様子は図5 のようになる.図5は横軸が時間を表し,菱形の1つ

同時動作可能なベクトルロード命令とベクトル演算命令の数の 比が 1:1 である点や,ストライドアクセスが連続アクセスと同 等な速度で行われる点,一次回帰演算のベクトルマクロ命令を 持つ点などが類似している.



2U + Lチャイム

time

(a) step1 及び step2 : 合計 (2U + L) x N/(UVH) チャイム





1つがベクトル命令の実行を表している .

さて,1つのベクトル命令の実行にかかる時間を 「チャイム」と呼ぶ<sup>14),17)</sup>ことにし,全体の処理時間を チャイム単位で考える.独立に同時に(あるいはチェ イニングによりほぼ同時に)実行可能なベクトル命令 列があれば,1チャイムで複数の処理が行われること になる.

図1 を単純に図4 のようにベクトル化した場合に 実行に必要となるチャイム数 *corg* は,図5 より,次 のようになることが分かる:

$$c_{org} = \frac{N}{V_H} \cdot (L+2).$$

これより,図4のコードの実行に要する時間 tora は

$$t_{org} = c_{org} \cdot t_c(V_H)$$
  
=  $\frac{N}{V_H} \cdot (L+2) \cdot (t_s + t_p V_H)$  (2)

となる.

3.2 アンローリング手法の効果について

次に,図1のループを図2のように記述しなおす ことによる効果を検討する.

図2のコードに対してモデル V 用にベクトル化を 施すと図6のコードが得られる.このコードがモデル シ 上で実行される様子は図 7 のようになる.図7 は, 各ベクトル命令が実行されるタイミングを厳密に表し ているわけではないが,特徴的な点を見てとることが できる.たとえば図 7 (a) は連続したベクトル乗算が クリティカルパスになっていてロード/ストアパイプ ラインの稼働率が悪いことを示しているし,図 7 (b) では逆にロード/ストアパイプラインがネックになっ てベクトル演算器において待ち状態が生じていること が分かる.

図 7 から,アンローリング段数 U におけるベクト ル実行時のチャイム数  $c_{unrl}$  と実行時間  $t_{unrl}$  が求め られる.まず  $N \ge UV_H$  の場合はおよそ次のとおり:

$$\begin{aligned} c_{unrl} &= \frac{(2U+L) \cdot N}{UV_H} \\ &+ \left(1 + \left\lceil \frac{3(U-1)}{2} \right\rceil \right) \cdot \frac{N}{UV_H} \\ &= \frac{N}{V_H} \cdot \left(\frac{7}{2} + \frac{L}{U} - \frac{1}{2U}\right) \\ &\quad (N \ge UV_H \text{ } \mathcal{O} \succeq \mathfrak{E}) \text{ ,} \\ t_{unrl} &= c_{unrl} \cdot t_c(V_H) \\ &= \frac{N}{V_H} \cdot \left(\frac{7}{2} + \frac{L}{U} - \frac{1}{2U}\right) \cdot t_c(V_H) \quad (3) \\ &\quad (N \ge UV_H \text{ } \mathcal{O} \succeq \mathfrak{E}) \text{ .} \end{aligned}$$

なお簡単のため U を奇数とする .  $N < UV_H$  である 場合には , ベクトル処理時のベクトル長が  $V_H$  ではな

図5では VIMA を他のベクトル命令と同じ高さの菱形で描いて いるが, VIMA のスタートアップ時間が他のベクトル命令と同 程度であることを仮定しているわけではない.

く N/U となり , 1 チャイムの計算に要する時間が変わるので ,  $c_{unrl}$  と  $t_{unrl}$  はおよそ次のようになる :

$$c_{unrl} = \frac{7U}{2} + L - \frac{1}{2}$$

$$(N < UV_H \text{ のとき}),$$

$$t_{unrl} = \left(\frac{7U}{2} + L - \frac{1}{2}\right) \cdot t_c \left(\frac{N}{U}\right)$$

$$(N < UV_H \text{ のとき}).$$
(4)

式(2)と式(3)との比較で明らかなように,線形一次回帰演算(図1)に対するアンローリング手法による ベクトル化(図2)の有効性は,Lを含む項NL/V<sub>H</sub> の係数が1/U倍になることによる.すなわち,アン ローリングの適用はスカラ実行にかかる時間の大幅な 削減につながっている.

ここで,アンローリング段数を変化させた場合の 図6のコードの処理速度の変化を見るため,次のよう にパラメータを指定し,アンローリング段数 U を変 化させ,演算速度 2N/tunrl を(単位を MFLOPS に して)プロットした様子を図8に示す:

 $V_H = 256 t_s = 10 \times 10^{-9}$ [秒]  $t_p = 1 \times 10^{-9}$ [秒]. 図 8 の横軸は N の値で,縦軸は演算速度である.各 U の値に対して U < N の範囲で N の値を変化さ せて (いずれも  $256(=V_H)$  の倍数)演算速度を求め た.図 8 (a) は L = 32 の場合で,ベクトルマクロ命 令を装備したベクトル計算機での実行を想定している. 一方図 8 (b) は, L = 200, すなわちベクトルマクロ 命令が非常に遅い場合の見積りであるが,近似的には ベクトルマクロ命令がない環境での実行を表すと見な せる.

図8から,アンローリング段数Uの値によって演 算速度の極限値が抑えられる様子が明確に分かる.ま た,Nの値を固定したときの各曲線の示す演算速度 を比較すると,Uが小さい範囲( $N > UV_H$ )ではUの増加は演算速度の増加につながるが,Uが大きくな り $N < UV_H$ となると,Uが増加するにつれて演算 速度は低下している.図8(a)と(b)の対比では,Uが小さい場合,すなわちスカラ処理部が大きい場合, スカラ処理部の処理速度が全体の処理速度に大きく影 響を与えている様子が分かる.

アンローリング段数 U を大きくすることはベクト ルコード量の大幅な増大につながる ので,無制限な アンローリングの適用は現実的ではない.しかしなが ら文献 10),14)では,N が大きい場合であっても小 さいアンローリング段数(たかだか 11)しか考慮し ていない.図8によると,11段程度のアンローリン グ段数ではベクトル計算機の能力を引き出せないとい





(b) with slow vector-macro operations (L = 200)

図8 モデル  $\nu$  上でのアンローリング段数と演算性能の関係 Fig.8 Theoretical estimation of unrolling on model  $\nu$ .

#### える.

これに対し,次章で述べる高速な回帰演算処理手法 では,コード量の増大をともなわずにスカラ実行部分 の計算量を抑えて,理想的な段数でのアンローリング を適用したものと同等な効果を得ることができる.

4. 一次回帰演算の高速ベクトルアルゴリズム

#### 4.1 本手法の概要

提案する回帰演算アルゴリズムに基づくコードの骨 組みを図9に示す.図9(a)はその全容で,アンロー リング手法と同様,step1~step3の部分からなる.図 中のパラメータV および B の決定方法は 4.3 節で述 べるが,およそ  $N = B \cdot V$  である.step1,step3にお ける二重ループの内側ループおよび外側ループを,以 降では単にそれぞれ「内側ループ」および「外側ルー プ」と呼ぶ.u,v,wは作業用の配列である .step3 は作業用配列 wを排除して図9(b)のように記述する

図 1 と図 2 の比較で分かるとおり,アンローリング段数 Uに対して  $3 \cdot (U - 1)$  個のステートメントが追加される. 配列 w は,u あるいはvを再利用してもかまわない.

* - step1
do $i = 1, V$
$v_i = q_{1+(i-1) \cdot B}$
$u_i = p_{1+(i-1) \cdot B}$
enddo
do $j = 1, B - 1$
do $i = 1, V$
$v_i = p_{1+j+(i-1) \cdot B} \cdot v_i + q_{1+j+(i-1) \cdot B}$
$u_i = p_{1+j+(i-1)\cdot B} \cdot u_i$
enddo
enddo
* - step2
do $i = 1, V$
$a_{i \cdot B} = u_i \cdot a_{(i-1) \cdot B} + v_i$
enddo
* - step3
do $i = 1, V$
$w_i = a_{(i-1) \cdot B}$
enddo
do $j = 0, B - 2$
do $i = 1, V$
$w_i = p_{1+j+(i-1) \cdot B} \cdot w_i + q_{1+j+(i-1) \cdot B}$
$a_{1+j+(i-1)\cdot B} = w_i$
enddo
enddo

(a) **コードの**全容

\* - step3 do j = 0, B - 2do i = 1, V $a_{1+j+(i-1)\cdot B} = p_{1+j+(i-1)\cdot B} \cdot a_{j+(i-1)\cdot B}$  $+q_{1+j+(i-1)\cdot B}$ enddo enddo

#### (b) 作業用配列 w を用いない場合の step3

図 9 提案する線形一次回帰演算の高速アルゴリズム Fig. 9 A fast algorithm for first-order linear recurrence.

こともできる .

図 9 (a) は実質的には図 2 のループを任意の段数 *B* でのアンローリングができるように書き換えたものと見ることもできる.ただし,本手法の提案内容は,

- 図9(a) において V の値がベクトルレジスタ長
   以下であること(V ≤ V<sub>H</sub>),
- (2) Bの値が奇数であること,および
- (3) step1 および step3 で導入している作業用配列
   がベクトルレジスタに割り付けられるようなコンパ
   イルが行われること,

を制約条件として課すものである.データフローの概略は図3に示すものと同等となるが,各々の網掛け部



図 10 提案する高速アルゴリズムのデータフロー Fig. 10 Dataflow of the fast algorithm.

のベクトル演算におけるベクトル長 V はベクトルレ ジスタ長  $V_H$  を超えないので, N の値によらず, ス トリップマイニングや余分な主記憶アクセスは行われ ない.またスカラ実行部分(step2)の回帰ループの 繰返し回数もつねに  $V_H$  以下になる.これらは上記の 制約(1) および(3) による.制約(2) は, step1 お よび step3 における内側ループ内での配列要素のスト ライドアクセスがバンク/ポートコンフリクトを起こ しにくくするためのものである.近年のベクトル計算 機では連続アクセスとストライドアクセスでほとんど データ転送速度に差が出なくなりつつある<sup>18)</sup>し,モデ ル V もそれをふまえているが,制約(2) は容易に満 たせるうえに本手法の性能可搬性を高めるために効果 があると思われるので,付加した.

step1 および step3 中の外側ループに対しては,任 意段数のアンローリングを適用することもできる.後 に実測結果を示すが,step1 および step3 中の外側ルー プのアンローリングはロードストアおよび演算パイプ ラインの稼働率を高めるのに有効である.本論文では, アンローリング手法(図2)との混乱を避けるために, step1 および step3 中の外側ループへのアンローリン グの適用操作をポストアンローリングと呼ぶ.

図 10 に,本手法でのベクトル処理の流れを示す. 図中 R は,N が V の倍数でない場合の端部分である.この部分に関する後処理は図 9 のコード中の各 stepの末尾で行う必要があるが,計算全体に占める割 合がわずかになるように抑えることはできる.step1 および step3 の後処理では,図 10 のようにあらため てベクトル長 V' にてベクトル処理を行うか,スカラ 処理を行うことになる.

4.2 アンローリング手法との比較

図 9 (a) に示すコードは, 3.2 節で示したベクトル計

配列 w の導入は step3 の処理内容に変化をもたらしてはいない が,図9(b)の記述では,自動ベクトル化コンパイラが step3 の内側ループを我々の意図どおりにコンパイルしない例(不必 要なベクトルロード/ストアの挿入など)があった.

# - step1VLD VR0,  $q_1$ # stride N/VVLD # stride N/VVR1,  $p_1$  $VST^{\dagger}$ # stride N/VVR0, vVST<sup> $\dagger$ </sup> VR1, u# stride N/Vdo j = 1, N/VVLD # stride N/VVR2,  $p_{j+1}$ VFMP VR3, VR2, VR1 # stride N/VVLD VR4,  $q_{i+1}$ VFAD VR0, VR3, VR4 VFMP VR1, VR2, VR1 enddo VST<sup>‡</sup> VR0, v# stride N/VVST<sup>‡</sup> VR1, u# stride N/V# - step2VLD<sup>‡</sup> VR0, v# stride N/VVLD<sup>‡</sup> VR1, u# stride N/VVIMA VR5, a<sub>0</sub>, VR1, VR0 VST VR5,  $a_{i+N/V}$ # - step3VLD VR6,  $a_0$ # stride N/VVST<sup> $\dagger$ </sup> VR6, w# stride N/Vdo j = 0, N/V - 1# stride N/VVLD VR7,  $p_{i+1}$ VFMP VR8, VR7, VR6 VR9,  $q_{j+1}$ # stride N/VVLD VFAD VR6, VR9, VR8 VR6,  $a_{j+1}$ # stride N/VVST enddo  $VST^{\dagger}$ VR6, w# stride N/V†および ‡を付加した命令は,本来は不必要. 図11 図9のコードをベクトル化した様子 Fig. 11 Vectorized code for Fig. 9.

算機のモデル  $\mathcal{V}$  を対象とすると図 11 のようにベク トル化される .図 12 は図 11 のベクトル実行の様子 である.この図から,図 11 のコードによるベクトル 実行にかかるチャイム数  $c_{fast}$ は,次のようになる:

$$\begin{aligned} c_{fast} &= \left(\frac{2N}{V} + L + 2\right) + \left(1 + \left\lceil \left(\frac{N}{V} - 1\right) \cdot \frac{3}{2} \right\rceil \right) \\ &= \frac{7N}{2V} + L + \frac{3}{2} \quad (V \le V_H \text{ obs}). \end{aligned}$$

本手法の実行に要する時間 t<sub>fast</sub> は:

$$t_{fast} = c_{fast} \cdot t_c(V)$$
  
=  $\left(\frac{7N}{2V} + L + \frac{3}{2}\right) \cdot t_c(V)$   
( $V \le V_H$ のとき). (5)

図 11 中, † および ‡ を付加した命令は本来は不必要であるが, NEC SX-4 における実測(後述)に用いた自動ベクトル化コン パイラはこれらに相当する命令を挿入するようであった.なお, † および ‡ を付加した命令に必要な総実行時間はわずかである. 式 (5) から,本手法で達成できる最大性能を見積 もることができる.N を大きくすると, $2N/t_{fast}$ の値は  $4V/(7 \cdot t_c(V))$  に近づく.一方でモデル  $\mathcal{V}$ の理論最大性能は  $2V_H/t_c(V_H)$  である.つま り,ベクトル長 V を  $V_H$  に保って実行できたと すれば,本手法による演算速度は,理論最大性能の  $\{4V_H/(7t_c(V_H))\}/\{2V_H/t_c(V_H)\} = 2/7$ 倍となる.

ここで,あるベクトルレジスタ長を仮定してパラ メータ V を設定したコードを  $V > V_H$  であるよう なベクトル計算機で実行する場合についても考えてお く(式(5)は,V ≤ V<sub>H</sub>の範囲においてのみ有効で ある).  $V > V_H$ の状況で我々の手法によって生成し たコードを実行する場合には,自動並列化コンパイラ によるストリップマイニングが行われ,コード全体が V/V<sub>H</sub> 回実行されることになるとともに , いくつかの ベクトルロード / ストアが図 11 の step1 および step3 のループの内部で行われるようになる.その実行の様 子は図13のとおりで、図中に斜線を記した菱形に対 応する命令, つまり step1 での VST 2 つと VLD 2 つ, step3 での VLD 1 つが, ストリップマイニングの 適用の影響で新たに加わる命令である.これらはルー プ中で繰り返し実行されるため,総実行時間に大きく 影響する.図13から,総実行時間は次のようになる (簡単のため V は  $V_H$  を割り切るとする):

$$c_{fast} = \frac{3N + LV + V}{V_H} + \frac{2N - V}{V_H}$$
$$= \frac{5N + LV}{V_H} \quad (V > V_H \text{ のとき}) ,$$
$$t_{fast} = \frac{5N + LV}{V_H} \cdot t_c(V_H)$$
$$(V > V_H \text{ のとき}) . \tag{6}$$

ここで,式(2),(3),(4),(5),(6)に含まれるパ ラメータについて,

$$V_H = 256$$
 ,  $L = 32$  ,  $U = 11$  ,  
 $t_s = 10 \times 10^{-9}$  [ $\psi$ ] ,  $t_p = 1 \times 10^{-9}$  [ $\psi$ ]

とし, N 個の要素を求める一次回帰演算(計算量 2N に相当)を実行した場合の各手法の演算速度を図示す ると,図14のようになる.図中,originalは式(2) に,unroll11は式(3)と(4)に基づくもので,その 他は式(5)と(6)から算出したものである.本論文で 提案する手法に基づくコードはベクトルレジスタ長に 基づいて他のパラメータを決定するので,ベクトルレ ジスタ長が128,256,512,1024,2048であること を想定したコードをそれぞれ vr128,vr256,vr512, vr1024,vr2048として区別して示している.図14 の理論値は,各コードが「想定」しているベクトルレ ジスタ長を無視して $V_H = 256$ のベクトル計算機上で



time

(a) step1 及び step2 : 合計 2N/V + L + 2 チャイム



図 12 提案手法によるコード(図11)の実行の様子

Fig. 12 Execution of the proposed code of Fig. 11.



図 13 図 9 のコードを  $V > V_H$ の環境で実行した場合の様子 Fig. 13 Execution of the code of Fig. 9 where  $V > V_H$ .

コンパイルおよび実行した場合の見積りである.

まず,提案手法は,単純なベクトルマクロ命令の 適用(original)や段数 11 のアンローリング手法 (unroll11)の演算速度を大きく凌ぐであろうことが 図 14 から予想される.また,図 8(a)との比較では, vr256 は U = 257 のときの式 (5),(6)による理論 式に近いことが分かる.つまり vr256 は,アンロー ル段数 U = 257におけるアンローリング手法による コードと同等な挙動をするといえる.実際に U = 257 におけるアンローリング手法のコードを高級言語レベ ルで生成することが非現実的であるのに対し,提案手 法では,同等な振舞いの良い性能のコードをコード量 の大幅な増加をともなわずに実現できていることが分 かる.

我々の手法では、パラメータ V はベクトルレジス タ長以下の大きさに設定する.つまり  $V_H = 256$  の場 合には vr512、vr1024、vr2048 は実際は提案手法の 見積りを表していることにはならない.これらの、い





わば「パラメータ決定時に想定したベクトルレジスタ 長とコンパイル(および実行)するベクトル計算機の ベクトルレジスタ長が異なる場合」の曲線と,vr128, vr256の場合を比較すると,漸近的な性質はもとより Nの値が小さい場面での性能も,vr128やvr256の方 が優れている.この差はほとんど,前述のストリップ マイニングの適用によって増加したベクトルロード/ ストアの影響による.

4.3 各種パラメータの算出方法

ここでは,任意のNに対して,前節で述べた制約 を満たすVおよびBの値,および後処理にまつわ るV',B'(図10参照)を決定する方法について述べ る.ここで示す手順に対する入力は,Vの上限値 $V_H$ とNである. $V_H$ とNの値が定まった時点で各パラ メータを決定できるので,図9(a)のコード全体を一 次回帰演算のライブラリルーチンとして独立させてお くこともできる.

なお,すべてのパラメータは整数値をとる.

まず,基本手順は以下のとおりである.

- (1)  $V \leftarrow V_H$  とする.
- (2)  $B \leftarrow \lfloor N/V \rfloor$  により B を求める.ここで B が 偶数ならば  $B \leftarrow B - 1$  によって B を奇数にする.
- (3)  $R \leftarrow N B \cdot V$ とする. $R \ge 0$ である.
- (4) R = 0ならば,  $B' \leftarrow 0, V' \leftarrow 0$ として終了. R > 0ならば,  $B' \leftarrow 3$ とし,  $V' \leftarrow \lfloor R/B' \rfloor$ として終了.なお  $1 \le R \le 2V - 1$ なので, V' < Vである.





図 10 中のパラメータに添えた定数は,N = 27,  $V_H = 4$ のときの設定例である.

 $N < V_H$ のときは B = 0, R = Nとなるが, (3) において B'および V'は手順どおり決定され,結果 として全体に段数3のアンローリングを施したのと同 等なコードとなる.

## 5. 並列ベクトル計算機向け高速アルゴリズム

本章では,4章で述べた回帰演算の高速ベクトルア ルゴリズムを基にした,ベクトルプロセッサを複数備 えた並列計算機(並列ベクトル計算機)向けの回帰演 算の高速な計算手法について述べる.ここでは簡単の ため各 step における後処理は考えない.

図10に示したデータフローは,アンローリングの 区切りの適当な位置で処理を分割することによって, 図15に示すように並列ベクトル環境での計算手順を 構成できる.各プロセッサ内では4章で示した高速処 理が行われ,プロセッサ間での通信量/頻度は,少な い.ただしこの単純な処理の分割では,プロセッサ間 のデータ授受に絡むデータフローのクリティカルパス 上に多くの計算処理が含まれるので,各プロセッサの 受信待ち時間が増大し,並列処理による高速化の効率 が著しく低下する可能性がある.

これに対し,各プロセッサの step2 の処理をさらに 多段階に分割することによって,総計算量を変化させ ずにプロセッサ間にまたがるクリティカルパス上の計 算処理を削減する手法を示す.図16 は本手法による並 列アルゴリズムのデータフローである.図に示すとお り,先頭のプロセッサ以外では step2 の処理を step2a + step2b + step2c に分割する.step2a は,クリティ カルパス上の計算処理を省くためにあらかじめ各プロ セッサが行う前処理で,step2b は送受信とわずかな計 算,step2c は各プロセッサ内における step3 でのベク トル処理の準備である.図16 に示すとおり,step2a と step2b を除くほとんどの計算はベクトル処理がな

図 9 (a) の各部のループの繰返し回数が変数の場合は,コンパイ ル時にはループ長が不定であると判断される可能性があるので, 最適化指示行など(たとえば NEC SX 用コンパイラの SHORT-LOOP 指示など)を用いて,ストリップマイニングが不要であ る旨を明示する必要がある.



Fig. 16 Efficient parallel-vector processing of linear recurrence.

される.step2aはスカラ処理によるが,各プロセッサが独立に同時に計算できるため,総実行時間は短く保つことができる.

1つのプロセッサ内に独立に制御可能な多数のベク トルパイプラインが存在する場合には,図16に示す 処理全体を1つのベクトルプロセッサで行うことも できよう.ただし効率的な処理のためには,独立動作 可能な多数のロード/ストアパイプラインも必要であ るので,むしろ4.1節で述べたようにstep1および step3にポストアンローリングを施して並列実行可能 な命令数を増やす方が得策であろう.

#### 6. 実測および評価

提案手法の有効性の評価のため,商用ベクトル計算 機である NEC SX-4を用いて実測を行った.計算機 の諸元は表1に示す.SX-4は SMP クラスタ構成を とるが,本実測における並列実行時には,1つのクラ スタ内の複数のプロセッサを用いて計算を行った.

測定は,単一プロセッサでの実行と,並列ベクトル 実行とについて行い,回帰演算の実行時間を,Nを 2<sup>10</sup> ~ 2<sup>20</sup> の範囲で変化させながら計測した.コー ド記述はFORTRAN77を用い,演算はすべて倍精度 実数で行った.並列処理は MPIを用いて記述した. 計時には,単一プロセッサでの実行を含めてすべて MPI\_Wtime()を用い,経過時間を測定した.並列実 行時の実行時間測定は,各プロセッサに必要なデータ を割り付けてバリア同期(MPI\_Barrier()を使用)を とった時点から,各プロセッサがそれぞれの担当の計 算を終了して再びバリア同期をとり終えるまでの時間 を計測した.プロセッサ間通信は MPI\_Isend()およ び MPI\_Recv()を用いた.使用したコンパイラおよび バージョンは以下のとおりである:

mpif90(FORTRAN90/SX Version 1.0 for SX-4). 共有メモリの利用やコンパイラによる自動並列化 の適用は行っていない.ループアンローリングやルー

表1 実測に用いたベクトル計算機のプロセッサ

Table 1         The vector computer used for the evaluation.						
機種名	SX-4					
ピーク性能	2 GFLOPS					
ベクトルレジスタ長	256					
ベクトル レジスタ容量	演算 8 本 , データ 64 本					
マシンサイクル	$8\mathrm{ns}$					
同時実行可能な 実数乗算および加算	加算1,乗算1					
ロード および ストア パイプライン	ロード / ストア 8 本 (2 並列で速度飽和)					
主記憶バンド幅	$16\mathrm{GB/sec}$					



図 17 SX-4 における線形回帰演算の実測結果

Fig. 17 Performance of linear recurrences on the SX-4.

プ交換などの自動適用は禁じた.また,ベクトル長 256のハードウェア用のオブジェクトを生成するよう "-pvctl vr256"指示を行った.

以下では, step1 ~ step3, および *B*, *V* などの記 号は, すべて図 9(a) 中のものを表す.

6.1 単一プロセッサ上でのベクトル処理性能

図 17 に, SX-4 の単一プロセッサを用いた実測結 果を示す. 横軸は N の値, 縦軸は演算速度である. 演算速度は総計算量 2N を経過時間で割った値(単 位 MFLOPS)である. 図中の曲線は, 図1のコー ドをそのまま実行した結果(original), 図2 に示



図 18 ポストアンローリングを併用したコードの SX-4 における 実測結果



したアンローリング手法によるコードで段数 11 の もの(unroll11),および,本論文で提案するコード (図9(a))の実測結果である.originalには,自動ベ クトル化によってベクトルマクロ命令が適用されてい る.提案手法については,ベクトルレジスタ長が各々 128,256,512,1024,2048であることを想定して パラメータを定めたコードについて実測した.以降, それぞれ vr128,vr256,vr512,vr1024,vr2048と 呼ぶ.実機のベクトルレジスタ長は256であるので, vr512,vr1024,vr2048はstep1およびstep3の内側 ループにコンパイラによるストリップマイニングの適 用を受けており,提案手法の本来の実行形態ではない.

図 17 から,ベクトルマクロ命令のみによる実行で は高いベクトル処理速度が得られないことが分かる. アンローリング手法によるコードは N が小さい値で もベクトル化による加速が得られているが,漸近的に は比較的低い演算速度にしか達していない.

一方, vr128 および vr256 では, N が大きくなる につれて大きな加速が得られていることが分かる.特 に vr256, すなわち実機のベクトルレジスタを最も効 率良く利用するコードは, N が 10,000 を超えるあた りで他を大きく凌ぎ, N > 100,000 では他より 2 割 以上高速である.vr128 は, ハードウェア資源を十分 生かしてはいないが, ストリップマイニングが適用さ れているコード (vr512, vr1024, vr2048)と比較す ると若干高速である.vr512, vr1024, vr2048 はい ずれも約 360 MFLOPS の速度で飽和している.

なお,図17には,モデル*V*における見積りである 図14で予測される傾向がはっきりと現れており,モ デル*V*の妥当性が伺える.

6.2 ポストアンローリングを併用した高速化
 図 18 には, step1 および step3 にポストアンロー





リングを適用した際の実測結果を示す.図中,たとえ ば 2&2 と記した曲線は, step1 および step3 におい てそれぞれ2段アンローリングしたコードの実測結 果である(段数1はアンローリングしていないこと を意味する). 図では, step1, step3ともに2段のポ ストアンローリングコードが最高速で, $N = 2^{15}$ で 500 MFLOPS に達し、より大きな N に対しては 565 MFLOPS まで高速化されている.この値は,SX-4の 理論最大性能である 2 GFLOPS に対し 28% 以上の速 度である.これは,4.2節で示した理論的な上限値,す なわち「本手法では理論最大性能の 2/7 倍(~28.6%) の演算速度が達成できる」との予測に、きわめて近い 値であり,高い効率でベクトル処理が行われたことを 示している.また提案手法の計算量を図 9(a)のアル ゴリズムで実際に行っている浮動小数点演算数(およ そ 5N + 2V 個) であると見なして演算速度を算出す ると, 1.4 GFLOPS であったことになる. つまり理 論最大性能の 7 割の効率でのベクトル処理が実現され ている.

6.3 並列ベクトル計算機による実測結果

5 章で述べた並列処理手法の SX-4 における実測結 果を図 19 に示す.横軸は使用したプロセッサ数,縦 軸は並列実行による速度向上(台数効果)を示す.図 中の曲線は,それぞれのラベルに示す数値を N とし て vr256 を並列に実行した結果である.naive-を付 けた曲線は,図 15 に示す単純な並列処理方式に基づ く場合の実行結果で,modified-は図 16 によるコー ドである.modified-の方が naive-よりも台数効果 が高く,8 並列時の性能向上は  $N = 2^{20}$ では 14 % で ある.小さい N については modified-と naive-の 差はより顕著である.台数効果は, $N = 2^{20}$ では 4 並 列で 3.6 倍,8 並列で 5.9 倍であった.

本手法は,数台程度の規模の並列ベクトル計算機に

おいて,まずまずの台数効果を得ることができるとい えよう . ただし図 19 からも分かるとおり , 比較的大 きな N に対する回帰演算でなければ効率が大幅に低 下するようである.これは,ベクトル計算機の計算速 度と通信速度(通信遅延)のギャップの大きさが大き く影響しているものと思われる.また,各プロセッサ へのデータの分散処理や結果の収集処理は本実測では 実行時間に含めていないため,この時間を回帰演算の 総実行時間に含めると,特に分散メモリ型のマシンで は台数効果は大幅に低下するであろう.SMP クラス タの1つのノード内のように共有主記憶を持つ並列 計算機において ,共有データとしてプロセッサ間でグ ローバルに保持するデータを用いた回帰演算が行えれ ば,台数効果を損なうことなく並列実行できる可能性 もある.共有メモリを使うベクトル計算機向け並列処 理手法についての考察は今後の課題である.

6.4 考 察

6.4.1 規模の小さい問題の場合について

本手法は,N < 4,000ではアンローリング手法(段数11)に劣っている.この原因は,Nが小さい範囲ではスカラ実行部分の演算量が総実行時間に占める割合が増加することが原因であるといえる.ベクトルマクロ命令で256個の要素を求める回帰演算は10マイクロ秒近くかかるのに対し,vr256(2k2)のN = 1024における実測時間は17.6マイクロ秒であった.つまり総実行時間に占めるスカラ処理時間の割合が大きい.すなわち,4.3節で示したパラメータ決定方法には,特にNが小さいときの対処について改良が必要であることを示している.たとえば,以下の案があげられる.

- N が小さい値のときに B が小さくなり過ぎて相 対的にスカラ実行部分の計算時間が増加すること防 ぐため, B に下限値  $B_{min}$ (たとえば 11 程度)を設 けることが考えられる.そして,4.3 節の手順(2) において得られた B の値がそれを下回る場合には, 改めて  $B \leftarrow B_{min}$ ,  $V \leftarrow \lfloor N/B \rfloor$ とする.
- $N \geq V_H$  の値によっては, R の値が増加してし まう.これを抑えるためにも, 4.3 節の手順(2)で  $B \leftarrow \lfloor N/V \rfloor$  とした際に, B が偶数でかつ B < Vのときは  $B \leftarrow B+1$  として  $V \leftarrow \lfloor N/B \rfloor$  により Vを決める方が良いと思われる.このときは  $V < V_H$ となるのでベクトルレジスタを十分に使い切ること にはならないが,これによって増加するベクトル命 令発行回数はわずかである.

これらの対処の効果の実測および評価は今後の課題で ある.





# 6.4.2 モデル V に合致しない計算機 — 富士通 VPP800 における実測結果

本論文の提案手法の実測は,富士通の VPP800 に おいても行った.VPP800 と SX-4 との主要な違いは 以下のとおりである.

- ベクトルレジスタ長は最大 2048の可変型である.
- メモリアクセスにおけるスループットが,アドレスの参照パターン(連続アクセスかストライドアクセスか,など)によって大きく影響を受ける<sup>19)</sup>.
- ベクトルロードとストアのパイプラインが1本ず つである。
- 図1に示す線形回帰演算に直接対応するベクトルマクロ命令を持たない。
- 並列計算機としての構成は, SMP クラスタでは なく分散メモリ型である.

図 20 は図 17 と同様の実測を VPP800 で行った結 果である.VPP800 では,回帰演算に直接対応するベ クトルマクロ命令はなく,図中の original はスカラ 実行の結果で,速度は低い.unroll11 も,ベクトルプ ロセッサの能力を生かし切っているとはいい難い.-方,vr128 は,N が 1,000 を超える範囲で unroll11 よりも高速である.

ところで図 20 では,提案手法によるコードは,仮 定するベクトルレジスタ長の変化に応じてピークが次 第にずれる曲線を描いている.すなわち各コードとも Nの増加にともなって演算速度が低下している.こ れは図 14 や図 17 では見られない振舞いである.

VPP800 がモデル  $\mathcal{V}$  に合致しない点を検討すると, たとえば  $t_s$  や  $t_p$  が定数ではない可能性があげられ る.特にベクトルロードおよびストアに要する時間が ロード/ストアする要素数だけから算出できない点が 大きく異なる.また VPP800 は SX-4 と比較してマシ



図 21 ポストアンローリングを併用したコードの VPP800 におけ る実測結果

Fig. 21 Performance of the post-unrolled fast code on the VPP800.

ンサイクルが短いのに対してメモリアクセス時のバン クサイクルは大きく,スカラ処理とベクトル処理との 競合によるアクセスの乱れの影響も受けやすいようで ある<sup>19)</sup>.

また,図20の特徴的な点として,Nが2<sup>15</sup>,2<sup>16</sup>, 2<sup>17</sup>,2<sup>18</sup>,2<sup>19</sup>と変化するに従って,最高速度を出す コードがそれぞれ vr128,vr256,vr512,vr1024, vr2048と規則的に変わっていることがあげられる. つまり VPP800では,Bの値がおよそ256程度のと きに各コード固有のピーク性能に達している.いい換 えれば,実行中のベクトルロードやストアのほとんど のストライドが256程度の場合に高い処理速度が得 られていることになる.しかしながら VPP800が特 に256前後のストライドの場合だけベクトルロード/ ストアが高速に行われるわけではないようである.こ の挙動の詳細な検討は今後の課題としたい.

図 21 は, vr256 および vr1024 について, step1 お よび step3 にポストアンローリングを適用したコード を VPP800 において実測した結果である.SX-4 の場 合(図18)と異なり, VPP800 ではポストアンロー リングによる実行時間の変化は顕著ではなかった.

VPP800 では, $N = 2^{16}$ における vr256 コード および  $N = 2^{19}$ における vr2048 コードの実測で 900 MFLOPS を超える演算速度が観測されたが,これは VPP800 の理論最大性能である 8 GFLOPS の 1 割強 の速度にすぎない.この低い効率の原因としては,提 案手法によるコードにおけるベクトルロード/ストア がほとんどすべて連続アクセスではなくストライドア クセスであることがあげられよう.







図 22 は、図 19 の場合と同じ並列処理の VPP800 上での実測結果である. $N = 2^{18}$ では vr1024 を,  $N = 2^{19}$  および  $N = 2^{20}$ では vr2048 を用いた. naive- では、並列化による高速化がほとんど得られ ていない.これに対し modified- では、高い並列度 が得られているとはいい難いが、いずれの N の値の 場合でも naive-に対して大幅に良い台数効果を示し ている. $N = 2^{20}$ において、プロセッサ 8 台で単一 プロセッサに対して 3.7 倍の高速化が得られた.

## 7. おわりに

本論文では,ベクトル計算機向きの線形一次回帰演 算の高速な処理手法について述べた.ベクトルロード/ ストア量やスカラ処理部の割合を削減し,ベクトルレ ジスタを効率的に利用するコードを記述すれば,わず かなコード量で,理想的な段数のアンローリング手法 と同等の演算性能が得られることが分かった.また, 本手法に基づく並列処理では,数台のプロセッサで十 分な台数効果が得られることが分かった.

今後の課題としては,回帰演算のループ長が短い場 合の立ち上がりの悪さの改善があげられる.そのため にも 4.3 節で述べた各種パラメータの決定方法につい て,提示した改良案も含めて,実測結果を総合して定 量的な評価を行う必要がある.

また,提案手法の評価に用いたモデル V に合致し ない計算機に対して,我々の手法の有効性を明らかに することや,より一般性の高いモデルを考慮してその うえで高い性能を発揮できる高速処理手法を開発する ことなどが,今後の課題としてあげられる.

# 参考文献

1) Egecioglu, O., Koc, C.K. and Laub, A.J.: Prefix Algorithms for Tridiagonal Systems on Hypercube Multiprocessors, Proc. 3rd Conference on Hypercube concurrent computers and applications, Vol.2, pp.1539–1545 (1988).

- 2) 津田孝夫:数値処理プログラミング,第2章,岩 波書店 (1988).
- 3) Nicolau, A. and Wang, H.: Optimal Schedules for Parallel Prefix Computation with Bounded Resources, Proc. 3rd ACM SIGPLAN Symposium on Principles and Practice of Parallel Programming, pp.1–10 (1991).
- 4) 梅尾博司: SIMD 上の並列アルゴリズム,情報 処理, Vol.33, No.9, pp.1042–1055 (1992).
- Lakshmivarahan, S. and Dhall, S.K.: Parallel Computing Using the Prefix Problem, Oxford Univ. Press (1994).
- Lakshmivarahan, S. and Dhall, S.K.: Analysis and Design of Parallel Algorithms: Arithmetic and Matrix Problems, McGraw-Hill (1990).
- Fisher, A.L. and Ghuloum, A.M.: Parallelizing Complex Scans and Reductions, Proc. ACM SIGPLAN '94 Conf. Programming Language Design and Implementation (PLDI), pp.135– 146 (1994).
- Ben-Asher, Y. and Haber, G.: Parallel Solutions of Simple Indexed Recurrence Equations, *IEEE Trans. Parallel and Distributed Systems*, Vol.12, No.1 (2001).
- 9) Dongarra, J.J., et al.: Solving Linear Systems on Vector and Shared Memory Computers, SIAM (1991).
- 中村素典,津田孝夫:ベクトル計算機のための 一次回帰演算の高速アルゴリズム,情報処理学会 論文誌,Vol.36, No.3, pp.669-680 (1995).
- 海永正博,久島伊知郎:漸化式のスーパースカラ 向け高速化,情報処理学会論文誌,Vol.34,No.12, pp.2592-2598 (1993).
- 12) 田中義一,前島英雄:命令レベル並列計算機の ためのリカレンス演算の高速化手法とコンパイ ラへの実装,情報処理学会論文誌,Vol.37,No.9, pp.1657–1665 (1996).
- 13) Wada, H., et al.: High-speed Processing Schemes for Summation Type and Iteration Type Vector Instructions on HITACHI Supercomputer S-820 System, *Proc. Intl. Conf. on Supercomputing*, pp.197–206 (1988).
- 14) Tanaka, T., Iwasawa, K., Gotoo, S. and Umetani, Y.: Compiling Techniques for First-Order Linear Recurrences on a Vector Computer, *Proc.Supercomputing Conference*, pp.74– 181 (1988).

- 15) Zima, H. and Chapman, B.: Supercompilers for Parallel and Vector Computers, Addison-Wesley (1991).
- 16) Nakazawa, K., Nakamura, H., Imori, H., Kawabe, S.: Pseudo Vector Processor based on Register-Windowed Superscalar Pipeline, *Proc. International Conference on Supercomputing*, pp.642–651 (1992).
- 17) 長島重夫,田中義一:スーパコンピュータ,第5 章,オーム社(1992).
- 18) 西川 岳,萩原 孝,安藤憲行,礒部洋子:スー パーコンピュータSX-4におけるデータ供給能力, 情報処理, Vol.38, No.6, pp.472–478 (1997).
- 坂井賢一:高並列スーパコンピュータ VPP700E におけるデータ供給能力,情報処理,Vol.38,No.6, pp.479–484 (1997).

(平成 13 年 8 月 31 日受付)(平成 14 年 2 月 13 日採録)



川端 英之(正会員)

1992年京都大学工学部情報工学 科卒業.1994年同大学大学院工学 研究科博士前期課程修了.同年より 広島市立大学情報科学部助手.高性 能計算,自動並列化技術に関する研

究に従事.ACM, IEEE-CS 各会員.



#### 湯之上康一

2002 年広島市立大学情報科学部 卒業.現在同大学大学院情報科学研 究科博士前期課程在学中.高性能計 算に興味を持つ.



#### 津田 孝夫(正会員)

1957年京都大学工学部電気工学 科卒業.1979年より京都大学工学 部情報工学科教授.1996年より同 大学名誉教授,広島市立大学情報科 学部教授.工学博士.モンテカルロ

法,自動ベクトル化/並列化コンパイラ,並列数値処理 等に関する研究に従事「モンテカルロ法とシミュレー ション」(培風館)「数値処理プログラミング」(岩波 書店)等の著書がある.昭和63年度および平成3年 度本会論文賞授賞.ACM,SIAM各会員.