

統合論理設計支援システム I L O S

3S-3

の概要

鈴木重信、黒木加奈女、野水宣良、高橋万年

日本電気株式会社

コンピュータ技術本部

1.はじめに

近年、システムLSI技術の進歩により、コンピュータは益々大規模化・高性能化の様相を呈している。一方、コンピュータの利用者の側からはそれにも増して高性能化の要求が出されている。このような状況に対応するため、コンピュータの設計者には、設計効率の改善・設計期間の短縮・設計品質の向上が求められている。これらの解決策として論理合成あるいはシリコンコンパイラ等の技術が実用化されてきているが、超大型機・スーパーコンピュータ等最高性能を必要とされるような設計にはまだ十分でなく、人間の高度な設計技術が必要とされる。このような設計では、自動化と人手介入の適切な組み合わせが要求される。本稿では、エンジニアリングワークステーション(EWS)を用いて論理設計を統合的に支援するために開発したシステム I L O Sについて報告する。

2.システムの概要

2.1. CADシステムの概要

大型コンピュータの設計は、PC・EWS・ホスト・専用マシンを使って行なわれる。図1は、CADシステムの概要を示したものである。機能記述であるFDLと高機能回路図がPC9800上で登録される。EWS上では、論理の詳細化・検証及びLSIの配置指定が行なわれる。EWSにはNEC EWS4800を用いている。この段階で通常論理が確定する。ホスト計算機上では処理負荷の大きいLSIレイアウト・装置シミュレーション・遅延解析・テストバタン発生が行なわれる。網羅率の高い

テストプログラムによる装置シミュレーションには専用ハードウェア(HAL)が用いられる。




図1. CADシステムの概要

2.2. I L O Sの特徴

I L O Sは主に、高性能を要求される大型コンピュータの論理設計の効率化・高品質化を目指して開発され、以下のような特徴を持つ。

(1) 統合システム

従来、個々のアプリケーションとして独立して提供されていたCADツールを相互に関連したシステムとして統合した。例えば、配置設計の結果を論理設計に反映し、論理の再構成を計っている。

(2) ユーザインターフェースの改善

EWSを用いることにより、ホスト計算機のバッチ処理に比べ大幅にTATが改善された。又、個々のツールとして提供されているのではなく、全体が1つのシェルのもとに起動されるようになっているので、利用が簡単である。

(3) 自動化と人手の組み合わせ

人手を掛けるべき所には掛け、自動化できる部分は自動化するということで高性能のマシンを設計す

Integrated Logic Design Support System I L O S: Overview

Shigenobu Suzuki, Kaname Kuroki, Nobuyoshi Nomizu
and Kazutoshi Takahashi

NEC Corporation

るうえでの効率化を計っている。できるだけ設計者の高度なノウハウが必要とされる部分にのみ効率的に人手介入するような工夫がなされている。

2. 3. I L O S の流れ

図2にI L O Sの処理の流れを示す。まずCCによって高機能回路図で省略されている共通信号が分配・接続され、共通マクロの中の冗長部分が削除される。F U S I O Nでは高機能回路図中のF D L記述の部分からゲートレベルの回路が論理合成される。L O D A C 2によって確認及び修正用の回路図が自動発生される。ネットリストが確定した段階で、E V E R Y 4によって機能記述F D Lとネットリストの一致の自動照合が行なわれる。高性能・高集積度を実現するための配置指定がP L A Cによって行なわれ、その結果で論理の再構築がおこなわれる。




図2. I L O S の流れ

3. システムの構成

(1) C C

ネットリストの種々の変換作業を統合的に行なう。主な利用法として、共通マクロの中の冗長部分の削除、回路図中で省略されているクロック・クランプ信号等の共通信号の自動分配、スキャンバスの自動接続等を行なっている。ネットリストの変換は通常論理の階層構造を保ったまま行なうので、変換後の設計者による確認が容易である。

(2) F U S I O N

回路図中では一部のマクロはF D Lとして表現されており、この部分に関して論理合成を行ないマクロの内部の接続を自動発生する。F D Lで表現されるマクロは主に制御回路の組み合わせ回路の部分にもちいられる。

(3) L O D A C 2

自動生成・自動変更された論理に対するドキュメントとして回路図を自動発生する。発生された回路図は初期登録された回路図とほぼ同じイメージであり、トレースし易い形になっている。回路の性能上どうしても人手修正が必要な場合、この回路図に対して修正を行なうこともできる。

(4) E V E R Y 4

機能記述であるF D Lとネットリストの自動照合を行なう。テストバタンは網羅度の高いバタンを自動発生し、結果が不一致の場合、F / F端子についての不一致情報を出力し、解析の容易化を計っている。

(5) P L A C

インタラクティブにL S I の配置指定を行なう。ホスト計算機上の自動レイアウトに加え、設計者の配置指定を加えることで、高性能L S I の設計を目指している。配置指定に基づいて等価信号の交換、高速ゲートへの変換等を自動的におこなっている。

4. 効果

I L O Sの利用によって次のような効果がえられた。

(1) T A T の改善：ホスト計算機上のバッチ処理に比べ、大幅なT A Tの改善がみられた。論理確定までの繰り返し作業が高速に行なわれ、通常ホスト上のバッチ処理は繰り返しなしですんだ。

(2) 設計工数の削減・設計品質の向上：作成回路図の量が半分以下に削減され、作成工数・チェック工数が削減された。併せて、詳細情報をできるだけ設計しないことによって品質の向上がみられた。

(3) 高性能の実現：適切な部分を人手設計し、さらにレイアウト情報によって論理を再構築することによって従来以上の高性能設計を実現することができた。

5. おわりに

E W S を用いた統合論理設計支援システムの概要について報告した。本システムは大型コンピュータをはじめ多岐にわたって利用されている。