# Simultaneous Multithread(SMT)アーキテクチャの実現方式

河 原 章 二<sup>†</sup> Mark Yankelevsky<sup>††</sup> 中 條 拓 伯<sup>†</sup> Constantine Polychronopoulos<sup>††</sup>

我々は SMT アーキテクチャをベースにしたプロセッサ α-Coral の実現を試み,効率の良いスレッ ド実行環境の構築を目指す.α-Coral では,コンパイラによりプログラム内の並列実行可能なスレッ ドを抽出し,それらの同時実行や高速切替えなどのサポートをハードウェアにより行う.α-Coral は コンパイラの生成するさまざまな粒度のスレッドを効率良く実行するためのスレッド制御命令を有し, 一部のレジスタを共有することにより,少ない遅延でのスレッド間通信を実現している.本論文では α-Coral のアーキテクチャについて述べ,その性能をシミュレーションにより評価した結果,シング ルスレッドのプログラムと比べ,同一環境下でもプログラムにマルチスレッド化を施した場合は速度 向上がみられることが確認できた.

# A Study on an Implementation of a Simultaneous Multithreaded Architecture

# SHOJI KAWAHARA,<sup>†</sup> MARK YANKELEVSKY,<sup>††</sup> HIRONORI NAKAJO<sup>†</sup> and Constantine Polychronopoulos<sup>††</sup>

We try to implement an SMT architecture based processor  $\alpha$ -Coral which supports efficient execution of threads in a single chip processor. Multiple threads which are parallelized and optimized by a compiler are executed in parallel and fast switched by hardware. By using dedicated instructions for thread control,  $\alpha$ -Coral handles multi-grained threads, and enables them to communicate with each other efficiently via shared registers. In this paper, the architecture of  $\alpha$ -Coral is described and performance evaluation by simulation is shown. From the results of simulation, speed up of execution with multithreaded programs is confirmed compared with a single-threaded one in the same environment. Currently we have been designing  $\alpha$ -Coral by Hardware Description Language (HDL) with refining and improving of functions which are implemented in the  $\alpha$ -Coral simulator.

1. はじめに

ここ数年,半導体技術は急速な進歩をとげ,1チッ プに数千万の単位でトランジスタを集積することが可 能になった.その結果,1つのマイクロプロセッサ内 に,複数の演算ユニットや高度な分岐予測機構を実装 し性能向上が図られることとなった.スーパスカラプ ロセッサがその顕著な例であり,大量の演算ユニット や巨大な命令ウィンドウを投入することにより,その 性能を向上させてきた.

しかしながら,現在スーパスカラアーキテクチャは,

ハードウェアを投入するコストに見合った性能改善が みられなくなってきている.その理由として,単一ス レッド(命令流)から命令レベル並列性(ILP)のみ を利用して実行速度を上げるスーパスカラアーキテク チャは,現在実行している命令流内のある一部分にお いて,前後の命令間に依存関係があったとき,その近 傍では逐次的に命令を実行しなければならず,全体の 性能の改善が得られない場合があるからである.命令 ウィンドウ(リザベーションステーション)を増強す ることによりプログラムに対する先見性が増し,この 問題を解決をすることができるが,命令ウィンドウの 構造上,そのサイズをむやみに大きくすることは現実 的ではない<sup>1)</sup>.

そこで,旧来のスーパスカラアーキテクチャにとっ て代わるアーキテクチャとして,オンチップマルチス レッドアーキテクチャが有望視されている.オンチッ プマルチスレッドアーキテクチャとは,1チップ上に

<sup>†</sup> 東京農工大学工学部情報コミュニケーション工学科 Department of Computer, Information and Communication Sciences, Tokyo University of Agriculture and Technology

<sup>††</sup> Center for Supercomputing Research and Development, University of Illinois at Urbana Champaign

複数のスレッドを内包させて実行するものであり,そ の中で Simultaneous Multithreading(SMT)アーキ テクチャは,複数のスレッドでレジスタやパイプライ ンなどのチップ内のハードウェア資源の多くを共有す ることにより,効率の良いスレッド実行をサポートす るものである.スーパスカラアーキテクチャは単体ス レッドしか扱わないのに対して,SMTアーキテクチャ は従来の ILP に加えてスレッドレベル並列性(TLP) をも利用することにより,プログラムの実行速度を向 上させるオンチップマルチスレッドアーキテクチャで ある.

図1 にプログラムの実行速度向上を目指した高性 能プロセッサアーキテクチャの概念を示す.

図では、横軸がプロセッサの同時命令発行数、縦軸 が実行サイクルを示し、上から下へと実行サイクルが 進む.図1(a)は従来のスーパスカラプロセッサ(ま たはVLIWプロセッサ)の命令発行の様子を示してい る.スーパスカラプロセッサは前述のとおり、全サイ クルを通して実行するスレッドは1つである.何らか の要因(たとえばキャッシュミス)で当該スレッドがス トールすると、命令をまったく発行できないサイクル が生じてしまう.このサイクル数の冗長を、Vertical Waste(VW)と呼ぶ.命令を実行できたサイクルに おいても、ILPが限られていることにより1命令や2 命令程度しか命令を実行できてない場合もある.この 命令発行の無駄を、Horizontal Waste(HW)という.

(b) は Tera の MTA<sup>5)</sup>や MIT の Alewife<sup>6)</sup>などに 代表されるマルチスレッドアーキテクチャでのプログ ラムの実行の様子を示している.これらのアーキテク チャは,複数のスレッドを切り替え,各サイクルにお いてそれぞれのスレッドの命令を実行する.これによ リ VW は解決しているが,依然として HW の問題が 残っている.これは,文献5),6)のアーキテクチャは 実行サイクルだけに注目しており,1サイクル中の命 令発行数はスーパスカラと同様に ILP にのみ頼って いるからである.

最後に,図中の(c)はSMT アーキテクチャにおけ るプログラムの実行の様子を示している.注目すべき 点は,1サイクル中に複数のスレッドの命令を同時に 実行していることである.これにより,VWのみなら ず HW をも解決することが可能である.

我々はこの SMT アーキテクチャをベースにしたプ ロセッサ  $\alpha$ -Coral <sup>2),3)</sup>の実現を試み,コンパイラのサ ポートにより効率の良いスレッド実行環境の構築を目 指す. $\alpha$ -Coral はイリノイ大学スーパコンピューティ ング研究開発センタ(CSRD)で提案されているオン



図 1 高性能プロセッサアーキテクチャにおける命令発行の概要 Fig. 1 Instruction issues in high performance processor architectures.

チップマルチスレッドプロセッサアーキテクチャであ り、コンパイラとしては、同じく CSRD で開発され ている PROMIS<sup>4)</sup>を用いる.α-Coral は柔軟なスレッ ド制御命令、レジスタのセグメンテーションを実装す ることにより、ハードウェアリソースをより効率良く 使用しつつ、プログラムの実行速度の向上を図る.

本論文において、2章では、関連研究をあげ、3章 で  $\alpha$ -Coral のアーキテクチャを具体的に説明する.4 章において、 $\alpha$ -Coral で用いるコンパイラ PROMIS について触れた後、5章でシミュレーション結果とそ れらに対する考察を行う.そして、6章でハードウェ アコストの見積りを示し、最後に7章で本論文のま とめを行う.

2. 関連研究

SMTとは異なるオンチップマルチスレッドアーキテ クチャとして,オンチップマルチプロセッサ(OCMP) があり,これはすでにいくつかの提案がなされてい る<sup>7)~11)</sup>.

SMT と OCMP の相違点は,制御を集中的に行う か,分散して行うかという点にあり,基本的な SMT アーキテクチャは,単一のスーパスカラパイプライン に複数スレッドの命令を流し,実行ユニットも複数ス レッドで共有する点から,それらを集中的に制御する 機構が必要となる.それに対し OCMP は,制御を同 ーチップ内の各要素プロセッサ(PE)に分散させ,1 つの PE 上にそれぞれレジスタファイル,命令ウィン ドウ,実行ユニットを実装する.そして1つのスレッド を1つの PE に割り当てることから,基本的には個々 の PE にのみ制御機構を実現すればよい.しかしなが ら,従来のマルチプロセッサアーキテクチャの課題で ある,各プロセッサに対する負荷分散の問題が OCMP には残り,これがうまく解決できない場合,OCMP は そのハードウェアコストに見合った性能が出せない. なぜならば,実行ユニットなどは各 PE にそれぞれ割 り振られており,その PE に割り当てられたスレッド 以外はそのハードウェアリソースを利用できないため である.

一方 SMT の場合, すべてのスレッドにおいてハー ドウェアリソースを共有するので, 多数のスレッドが 生成できない場合においても, 実行ユニットなどの無 駄は OCMP ほど生じない.しかし, SMT はその集 中的な制御のため, ハードウェアが複雑化するという 問題点がある.

SMT アーキテクチャの提案としては,Tullsenらの SMT Project<sup>12)</sup>があげられる.元々SMT アーキテク チャは複数のプログラムを同時に実行するアーキテク チャとして提案されていた.現在,擬似的にマルチプ ロセッサとして稼動し,複数のタスクやプログラムを 同時に実行する SMT アーキテクチャとして Intel 社 の HyperThreading<sup>14)</sup>が,一般的な PC の市場で商用 化されつつある.この手法においては,チップに投入 するハードウェア量を増やし,それとともにプロセッ サ内で稼動させるスレッド(タスク,プログラム)を 増やすことで比較的容易に性能利得を得ることが可能 である.一方,SMT プロセッサで単一プログラムを 静的,もしくは動的に並列化し実行する手法はいまだ 実用化には至っていない.

Lo らはシングルプログラムを SMT プロセッサで 動作させたときのシミュレーション結果を報告してい る<sup>13)</sup>. その結果,5 つの SPLASH-2 ベンチマークプ ログラムを用いた場合,SMT プロセッサの Instructions Per Cycle(ILP)は平均 5.91,最大 6.83 となっ ている.

また別の SMT アーキテクチャの手法として, Wallace らは分岐時に新たなスレッドを生成し, 複数のパ スを同時に実行する手法を提案している<sup>15)</sup>.このアー キテクチャでは,分岐で採用されたほうのスレッドの 実行を進め,採用されなかったほうのスレッドは捨て られる.

そして, Chappell らや佐藤らは, 主スレッドに対し てサプスレッドが最適化を行うことにより, 主スレッド の実行速度を改善する手法を提案している<sup>16),23)</sup>.この サプスレッドは, 分岐予測改善, プリフェッチ, キャッ シュの操作などを行うことにより, 主スレッドの実行 をサポートする.通常のシングルスレッドプロセッサ の場合,サブスレッドを呼び出すときには主スレッド を一時停止させる必要がある.そのため,主スレッド を一時停止してもその分の利得を得られるように,サ ブスレッドを呼び出すための閾値を十分高く設定しな ければならない.結果として,シングルスレッドプロ セッサでは,ごく限られた状況でしかサブスレッドを 呼び出すことはできない.しかし SMT アーキテクチャ は,主スレッドとサブスレッドを同時に実行できるの で,サブスレッドを呼び出すタイミングである閾値を 低く設定することができる.

SMT アーキテクチャは上でも述べたとおり,八ード ウェアの複雑化が問題点としてあげられている.Hily らは十分にスレッドが生成できるのであれば,Out Of Order (OOO)実行を行う必要がないと主張してい る<sup>17)</sup>.また,同じくHilyらは文献18)において,主 にL2-CacheのSMTプロセッサにおける性能を綿密 に調査している.ここでSMTプロセッサの性能を考 慮するとき,L2-Cacheの連想数,プロックサイズなど の決定を注意深く行う必要があると結んでいる.SMT アーキテクチャの実現可能性を考慮し,八ードウェア の複雑さの緩和も視野に入れた場合にはIn Order 実 行の機構の選択,検討も行う必要がある.

3.  $\alpha$ -Coral  $\mathcal{P}$ -+=> $\mathcal{P}$ +>

3.1  $\alpha$ -Coral におけるスレッド

ここでは α-Coral におけるスレッドの説明をする. スレッドは,ユーザ(コンパイラ)がスレッド生成命 令を用いて明示的に生成する.そして各スレッドには プログラムカウンタ(PC),ローカルレジスタセグメ ントが割り当てられる.また,スレッドには状態レジ スタが割り当てられる.以下に,スレッドの実行状態 を示す.

free :実行可能な状態.

- miss stall :フェッチサイクルでの命令キャッシュ ミスによるストール状態.
- flow interruption stall : スレッド 制御命令 をフェッチしてきたときに,その制御命令の実行 終了までスレッドが停止している状態.

blocked : BLOCK 命令による一時停止状態.

- failed to allocate resource : リソース確保 失敗によるストール状態.
- 3.2  $\alpha$ -Coral の基本ユニット

図2に α-Coral の概要を示す.

PC Queue (PCQ)

生成されたスレッドには, この PCQ という PC の



Fig. 2 Overview of  $\alpha$ -Coral.

待ち行列の最後尾にある PC が割り当てられる.PC 数はすなわちプロセッサに内包するスレッド数を意味 し,その数・制御方法は,後述するレジスタファイル の割当ての問題も含めて注意深く検討しなければなら ない.

レジスタファイル

Tullsen らの提案<sup>12)</sup>では各スレッドに割り当てるリ ソースはすべて均一であり,たとえばレジスタファイ ルのサイズはすべてのスレッドに対し 32 個で固定さ れている.この場合,8個のスレッドをプロセッサ内 に内包するのにレジスタファイルのサイズは 256 個に なり,これ以上のスレッドを保持しようとすればさら にレジスタファイルは巨大化する.我々は,各スレッ ドに必ずしも 32 個ものレジスタが毎回必要であると は限らないことから,1つのスレッド内で使用するレ ジスタの数を抑えることで、レジスタファイルのサイ ズを縮小し,またチップ内に取り込み可能なスレッド の最大数を増やすことが可能であると考える.この機 能を実現するため, 我々は α-Coral にレジスタセグメ ントという,1つのレジスタファイルをいくつかのセ グメントに分割し,複数のスレッドがそれを使用する 機構を取り入れた.

α-Coral はプロセッサ内部に, 各スレッド固有に割 り当てるための整数型・浮動小数点型ローカルレジスタ (以後それぞれ ILR, FLR と表記), そしてすべてのス レッドが参照・使用できる整数型共有レジスタ(SR) が存在する.α-Coral ではスレッドが生成された時点 では, レジスタは割り当てられず, レジスタが割り当 てられるタイミングは, そのスレッド内で初めて LR を参照・使用する命令が現れたときである.割り当て る LR 数はその命令のオペランドから算出する.具体 的には, 今新しいスレッドが生成され, そのスレッド から以下の命令をフェッチしてきたとする.

#### ADD LR15 LR0 LR1

このとき初めて  $\alpha$ -Coral はレジスタの確保を開始 する.確保すべき LR の数は,書き込み LR の添え字 +1 である.上記の例では,書き込み先のLRの添え 字は 15 なので,  $\alpha$ -Coral はレジスタファイルの中から 16個のレジスタを,当該スレッドへのレジスタセグメ ントとして確保しようとする.ここでもし確保に失敗 した場合は, $\alpha$ -Coral は当該スレッドをストールさせ る.また,パイプライン内に存在する当該スレッドの 命令はすべてフラッシュされる.そして PC の状態を failed to allocate resource とし,以後プロセッ サ内で稼動しているスレッドが停止し,リソースを解 放(deallocate)したときに確保に失敗した当該スレッ ドに対して再確保しようとする.レジスタ確保に成功 すれば,レジスタファイルの中で割り当てたセグメン トの開始番号と終了番号を,後述する Register File Segment Table(RFST)に書き込む.一方,SRは主 にスレッド間の同期・通信に用いられる.以上のよう に,確保するレジスタ数はコンパイラがプログラムに 合わせて決定し,もし確保した数以上に必要になった としても  $\alpha$ -Coral はレジスタの再割当てなどは行わ ない.

Register File Segment Table(RFST) 各スレッドのローカルレジスタの割当て情報を保持 しているテーブルマップである.

#### Execution Queue (EQ)

EQは基本的に,スーパスカラプロセッサの命令ウィ ンドウと同じ働きをするものである.しかし,今回提 案している α-Coralは現在一般的なスーパスカラプロ セッサに用いられているリネーミングロジックを実装 していないため,レジスタの名前替えは行われない. よって,EQでのソースレジスタの待合せは,物理レジ スタ番号をそのまま使ったものになる.これが一般的 な命令ウィンドウと異なる点である.また SMT アー キテクチャを実現するために,投機実行ミスによる各 スレッドごとのフラッシュ機能を EQ に実装している.

# Thread Starters Queue (TSQ)

スレッド生成命令が一時格納される Queue で, すべ てのスレッド生成命令はいったんここに格納される.格 納された命令は,後述する Thread Generating Unit (TGU)により実行されるまで TSQ に待機する.こ の TSQ は,スレッド生成命令専用の命令ウィンドウ といえる.

#### Thread Generating Unit (TGU)

このユニットは TSQ に登録されているスレッド生 成命令を取り出し,スレッドに PCを割り当てる.こ



**Register File Segn ent Table** 

図3 RFST を用いたレジスタリネーミング Fig. 3 Register renaming with RFST.

のとき, PCQ 内のすべての PC がスレッドに割り当 てられていた場合 , もしくはローカルレジスタファイ ルが不足している場合,スレッド生成は一時的に止め られる.そして,今まで稼動していたスレッドの停止 が起こったときにスレッド生成を再開する.

3.3 スレッド 実行方式

基本ユニットの説明においてスレッドの実行方式の流 れを述べたが,  $\alpha$ -Coral には Register Rename Stage という特殊なパイプラインステージが設けられている. 通常のプロセッサのパイプラインの場合は命令フェッ チ(IF)→ 命令デコード(ID)→ 命令発行(II)→ ··· と進むが,  $\alpha$ -Coral では ID ステージと II ステージ の間に,前述したレジスタセグメント方式の制御機構 上生じたパイプラインステージが存在する. α-Coral では,フェッチしてきた命令のオペランドで示される レジスタ番号が,ただちにはレジスタ読み出しに使用 できない.フェッチされてきた命令に示されているレ ジスタ番号は仮想的な番号であり,実際には $\alpha$ -Coral プロセッサ内部で,物理レジスタ番号への変換を行わ なければならず,RFSTがこの変換の際に用いられる (図3).この機構はスーパスカラプロセッサの実現方 式における,リオーダバッファやリネームバッファな どを用いたレジスタリネーミングではないのに注意さ れたい.

PC の番号がこのテーブルのポインタとして使われ, 目的のオフセット情報を引き出す.変換後の物理番号 は次のパイプラインレジスタに渡され,命令発行ス テージに移る.

また, Register Rename Statge は LR の確保も請 け負っている.もしまだスレッドにLR が確保されて いないとき(つまりは新しく生成されたスレッドだっ た場合),  $\alpha$ -Coral はローカルレジスタファイル内から 要求された個数だけのレジスタをセグメントとして確 保しようとする.ここで確保に失敗した場合は,前述 した failed to allocate resource ステートを PC の状態レジスタに書き込む.

表1 スレッド制御命令 Table 1 Instructions of thread control.

命令	形式
TFORK	TFORK <trgt pc=""> <die></die></trgt>
PTFORK	PTFORK <lr 0=""> <lr 1=""> <trgt pc=""> <die></die></trgt></lr></lr>
CTFORK	CTFORK <sr> <trgt pc=""> <die></die></trgt></sr>
DOALL	DOALL <lr 0=""> <lr 1=""> <trgt pc=""> <double> <die></die></double></trgt></lr></lr>
ADDS	ADDS <dest sr=""> <src sr=""> <src c="" lr src=""></src></src></dest>
SUBS	SUBS <dest sr=""> <src sr=""> <src c="" lr src=""></src></src></dest>
BLOCK	BLOCK <sr> <trgt v=""></trgt></sr>
STORES	STORES <normal parameters="" store=""> <die></die></normal>
HALT	HALT

#### 3.4 スレッド制御命令

命令セット

 $\alpha$ -Coral の命令セットは,現在 MIPS RISC アーキ テクチャをベースに設計されている.ここでは現時点 において,実装を試み,またシミュレータ上で実現し ているスレッド制御命令を表1にあげ,個々の命令の 説明を示す.

- TFORK スレッドを生成する命令である.DIE とい う1ビットのオペランドをとり,これがアサート されている場合はスレッドを新たに生成してから 自スレッドを終了する.
- PTFORK 新しくスレッドを生成する命令だが、この とき自スレッドの LRO および LR1 レジスタの値 を新しく生成するスレッドに渡す.
- CTFORK SR の値が0だったときに新しくスレッド を生成する. それ以外の値のときは NOP になる. この命令は,たとえばループから通常のシーケン スへの再開のときなどに使用できる.ループする 回数を SR に設定し, ループをまわすたびにそれ をデクリメントすることにより,最後のイタレー ションで,通常シーケンスのスレッドを生成する ことができる.
- DOALL まず DOUBLE というオペランドに注目する. DOUBLE が 0 のとき, DOALL 命令は一重ループ (通常のループ)のイタレーション分解に使われ る.具体的には,LROの値の分だけスレッドが生 成される.以下に示すようなループがあった場合 の使用例を示す.

for( i = 0; i < 10000; i++ ){</pre>

}

. . .

このようなループがあった場合, DOALL 命令の LR0 に 10000 をセットしておくことにより 10000 個のスレッドを生成することができる.このとき 生成されるスレッド群には,上記のループのイタ

レーション番号と DOALL のオペランド LR1 の 値が渡される.

DOUBLE ビットが 1 の場合,以下のようなループ に適用することができる.

```
for( i = 0; i < 10000; i++ ){
  for( j = 0; j < 20000; j++ ){
    ...
  }
}</pre>
```

この場合,DOALL 命令の LR0 に 10000,LR1 に 20000をセットしておくことにより 10000×20000 個のイタレーションをスレッドとして生成できる. 生成されるスレッドには,内外の for ループの各 イタレーションの番号が渡される.

- ADDS, SUBS これらの命令は SR の演算に用いるものであり,主に下で述べる BLOCK 命令と一緒に同期処理に使われる.SRC LR はソースに LR をとり,SRC C は即値をとることを意味する.
- BLOCK BLOCK 命令はオペランド SR と TARGET V が等しくなるまで自スレッドを一時停止する命令 であり,スレッドの同期などに用いる.オペラン ド TARGET Vは LR,または即値を指定する.
- STORES メモリにデータをストアしたあと、DIEビットが1だった場合は自スレッドを停止する.その他の機能は,通常のストア命令とは変わりはない. HALT 自スレッドを停止する.

### 4. PROMIS

ここでは α-Coral を効率良く実行させるための, CSRD で開発されているコンパイラ PROMIS につ いて触れる.

PROMIS は複数の言語をサポートする自動並列化 コンパイラである.また PROMIS は, Unified and universal Internal Representation (UIR)という内 部表現を用いてフロントエンドとバックエンドを統合 することにより,フロントエンドからバックエンドへ 詳細な依存情報や,最適化に有用な情報を劣化させる ことなく伝えることができる.そして PROMIS は対 象とするアーキテクチャの情報をもとに,タスクレベ ル,ループレベル,命令レベルでの並列性を抽出する. コンパイラの核の部分である UIR は,Hierarchical Task Gragh (HTG)<sup>19)</sup>を用い,対象とするアーキテ クチャに適したフロントエンド,バックエンドの解析 および最適化が行われる.そしてまた Symbolic Analysis<sup>20)</sup>という記号解析の手法が,プログラムの制御流のより正確な解析をコンパイル時に実現している.

現在 PROMIS は言語 C, C++, FORTRAN, Java バイトコードをサポートしている.また CISC, RISC, DSP などのさまざまなプロセッサを対象にできるように設計されている.

4.1 スレッド生成

フロントエンドでの解析が終了した時点で, バック エンドでは IR を Low-level UIR (LUIR) に変換す る.そして PROMIS を  $\alpha$ -Coral に適用させた場合は, 次にスレッド生成がスレッド分割, レジスタ確保, ア センブリコード生成の3つのフェーズに分かれて行わ れる.以下に簡単に解説する.

4.1.1 スレッド分割

スレッドはブロック内の並列性およびブロック間の 並列性をもとに生成される.ブロック内の並列性は主 に,ループイタレーション,または独立した複数のス テートメントの集合から構成される.他に用いられて いるスレッドパッケージング手法<sup>21)</sup>と同様に,スレッ ドを生成すべきコードをファンクションコードとして 扱う.

まず当該コードをファンクションに置換し,この新たに作成したファンクションのポインタを用いることでファンクションコールに置き換えられる.α-Coralの場合は,このファンクションコールは DOALLやTFORK などの前述したスレッド生成命令に置換される.このアプローチでレジスタの一時退避などのオーバヘッドを回避することができる.また,同期のためのファンクションコールは BLOCK 命令に置き換えられる.そしてループは,スレッド制御命令の説明で示したように,各スレッドがイタレーションに割り当てられるように分割される.

実際の変換としては,まずループはファンクション の中に取り込まれる.そしてこのファンクションコー ルはコード生成の段階で DOALL 命令に置き換えられ る.また,基本ブロックの中のデータフロー独立のも のは2個以上のスレッドに分割される.この場合,ス レッドの1つはプライマリスレッドとして扱われ,制 御フローの中心に置かれる.たとえば,2つのデータフ ロー独立の基本ブロックがあるとすれば,片方をプラ イマリスレッド,もう一方をサブスレッドとして定義 する.両者の処理が進むにつれ,これら2つの基本ブ ロックが結合する地点でプライマリスレッドは,もし サブスレッドの処理が完了していなければ,BLOCK 命令によってウェイトがかけられて同期がとられる. 一方でサブスレッドは処理が完了した時点で,プライ マリスレッドに渡すべき処理結果を共有レジスタ,も しくはメモリにストアした後に終了(HALT 命令)す る.その後はプライマリスレッドとして定義されたス レッドは,サプスレッドの処理結果を受け取り処理が 再開される.このとき,コード内ではサプスレッドは TFORKファンクションコールとして置換され,独立 したファンクション内に置かれていく.

次にブロック間の並列性について論じる.連続した HTG ブロックがデータ独立のとき,ブロック間並列が 生じる.これは基本ブロックの並列性と同様に扱われ る.2 つ以上の連続ブロックがそれぞれスレッドとし て扱われるとき,そのうちの1つはプライマリスレッ ドとして扱われ,その他のスレッドはファンクション コールとして置換される.以上で取り上げた状況では, バリア同期が必要な場合がある.そのようなときはプ ライマリスレッドの終端に BLOCK ファンクション コールを置いておくことにより,バリア同期を実装す ることが可能となる.

4.1.2 レジスタ確保

スレッド分割フェーズでは単にスレッドであること を示すタグを付けるだけである.このタグ付けされた スレッドに対してレジスタの確保数を決定するのがこ の第2フェーズである.第2フェーズは2つのステー ジが存在する.

- 第1ステージ 各スレッド内の仮想レジスタに,ス レッド内の変数を割り当てる.このときリダクショ ン変数などはマーキングされ,SRに割り当てる ようにする.
- 第2ステージ スレッド内の解析が完了した時点で, 実際に必要なレジスタ数をカウントする.また, ループのイタレーションが多い場合は,可能な限 リレジスタの割当て数を小さく抑えようとする. また,リダクション変数はSRに割り当てられる. 4.1.3 アセンブリコード生成

このフェーズで PROMIS のステートメントは MIPS R4000 と  $\alpha$ -Coral の命令に置換されていく. 拡張命令 の説明で示したように, SR に対して特別に用意されて いる命令が存在する.よって, レジスタ確保のフェー ズで SR とマーキングされていたレジスタを操作す る場合には,専用の命令を生成する.具体的な例とし て,式 SR1 = SR1 + 1の場合は,自動的に ADDS SR1 SR1 1 に変換される.

5. シミュレーションによる性能評価

今回ベンチマークプログラム実行の評価には CSRD で設計された  $\alpha$ -Coral シミュレータ<sup>2),3)</sup>を用いた.

プロセッサアーキテクチャとしては, Out-Of-Order (000)をサポートしているが,リオーダバッファな どのリネーミングロジックは現在のところサポートし ていない. 000 実行の実現方法としてはむしろスコ アボーディング方式に近く,命令間のRAW,WAR, WAW のすべての依存関係がすべて解決されたところ で初めて命令は実行ユニットに発行される.また  $\alpha$ -Coral シミュレータでは,フェッチスレッドの選択方 法をいくつか選択できる.これは毎サイクル,フェッ チポートを使用するスレッドをどのように決定するか というものであるが,これに関して今回のシミュレー ションでは PCQ の先頭から順に検索し, 各スレッド の状態レジスタを参照してフェッチできる状態のスレッ ドがあればそれに対してフェッチポートの使用権を与 えるという方法を選択した.たとえば, PCQ のエン トリが 0 番から 31 番までの計 32 エントリだとした ら,毎サイクルエントリ0番のスレッドの状態から順 に実行状態にあるか調べていく、という方法である. その他の選択方法に関しては文献2),3)にシミュレー ションデータ,そしてそれらの考察が議論されている. この α-Coral のシミュレータを用いて,同時実行可 能なスレッド数やレジスタ数など,設計上の重要なパ ラメータの調査に利用し,現状におけるα-Coralの性 能予測を行っている.シミュレータは PCQ サイズ, 各種レジスタファイルサイズ,各スレッドの命令発行 数のなど,各種データの数値を設定することが可能で ある.

5.1 シミュレーションに用いたプロセッサモデル ここでは,表2に示すプロセッサモデルおよびメモ リシステムのもとでシミュレーションを行った.表2 で示した Low, Medium, High, Superとはプロセッ サの規模を示し, いずれも α-Coralのアーキテクチャ がベースである.これらのプロセッサモデルの違いは, 主に同時命令発行数,それにともなう実行ユニットの 数,レジスタファイルのサイズである.メモリシステ ムは α-Coralのスケーラビリティを評価するために, プロセッサモデルに関係なく一定にしてある.

5.2 評価プログラム

シミュレーションに使用したベンチマークプログラ ムは行列の乗算,Fibonacci 数列計算,SPECint95の 中から Compress,SPECfp95の中から Swim,以上 の4つである.プログラムはそれぞれシングルスレッ ドのものとマルチスレッドの2種類を用意している. 現段階では,PROMISのα-Coralへの適用が完了し ておらず,各プログラムのマルチスレッド化は手作業 で行っている.今回のベンチマークでは,ループで249

#### 情報処理学会論文誌

	Low	Medium	High	Super	
	Instructions per Cycle or Quantity or Size				Delay/Latency
Fetch/Decode/Issue Width	2	4	6	8	
Commit Width	2	4	6	8	
Units					
- ALU w/shifter	1	1	2	2	1 cycle
- ALU w/comparator	1	2	4	4	1 cycle
- Integer multiplier/divider	1	2	2	3	3 stage, 1 cycle
- Branch Unit (Int/FP)	2/1	3/1	4/1	4/1	1 cycle
- FPU (add/sub)	1	2	4	4	2 stage, 2 cycles
- FPU (multiply)	1	2	2	2	4 stage, 2 cycles
- FPU (divide/sqrt)	1	1	2	2	4 stage, 3 cycles
- Load Unit	1	3	6	6	1 stage, 1 cycle if hit
- Store Unit	1	1	2	3	1 stage, 1 cycle
- System Unit	1	2	4	4	2 cycles
Thread Creations/Cycle	1	1	1	1	
Program Counter/Queue	16	32	32	32	
Register Files (Int/FP)	64/64	128/128	256/128	256/128	
Segments	16	32	32	32	
Execution Queue	32	32	32	32	
Branch Target Buffer	64	256	256	256	
Memory System	Size a	nd Associati	vity	R/W Ports	Delay/Latency
- L1 I-Cache	4096 words 4 way-assoc		4/2	1 cycle if hit	
- L1 D-Cache	4096 words 2		-assoc	2/2	1 cycle if hit read/write
- L2 Cache	32768	words 4 wa	y-assoc	4/2	10 cycles if hit
- Main Memory	60000	00 words		2/2	50 cycles if hit

表2 フロセッサモデルおよびメモリ・
--------------------

Table 2 Processor models and a memory model.

個の Fibonacci 数を求め、このループを計 5 回繰り返 した.Fibonacci 数列計算は計算結果を求めるのに前 回と前々回の結果を使用するため、このプログラムは ループのイタレーション間に依存関係のある典型的な ものである.

5.3 各プロセッサモデルのシミュレーション結果 図4にシミュレーション結果を示す.

これらの結果は、各プロセッサモデルでシングルスレッ ドのプログラムおよびマルチスレッド化されたプログ ラムを動かしたときの実行サイクルを比較したときの 性能向上を表している.たとえば High プロセッサモ デルならば、High プロセッサモデルでシングルスレッ ドプログラムを動かしたときの結果と、マルチスレッ ドプログラムを動かしたときの結果と、マルチスレッ ドプログラムを動かしたときの結果と、マルチスレッ ドプログラムを動かしたときの結果として がりために、表3に各ユニットの実 動回数の測定結果を示す.図4より、行列の乗算およ び Swim はループを多く含んでおり、その結果として 並列性を比較的多く抽出することが可能であることか ら、プロセッサモデルの強度を上げるにつれてそれに 見合った速度向上が得られている.

一方で, Fibonacci 数列計算は先に述べたループの





イタレーション間の依存関係により,約1.36 倍のと ころで頭打ちになっている.そして Compress では, 基本的に並列性を抽出するのは難しく,主にプログラ ムに点在するループを DOALL 命令によって最適化 を行った.その結果,最大で1.49 倍の速度向上がみ られた.また表3 が示すように,LOAD・STORE 命

					-				-
		ALU	FPU	STORE	LOAD	JMP/BRANCH	THREAD	MISC	TOTAL
Matrix	Single	25761	0	400	9600	5255	1	0	41017
	Multi	25246	0	400	9600	4806	406	0	40458
	% ( M / S )	98.0	n/a	100.0	100.0	91.5	40600.0	n/a	98.6
Fibonacci	Single	6191	0	2485	6150	1235	1	0	16062
	Multi	7505	0	1260	2480	6	2486	0	13737
	% (M/S)	121.2	n/a	50.7	40.3	0.5	248600	n/a	85.5
Swim	Single	5368025	408647	116804	1492727	24075	11	9998	7420287
	Multi	6359302	430231	92032	494999	100	24234	2742	7403640
	%(M/S)	118.5	105.3	78.8	33.2	0.4	220309.1	27.5	99.8
Compress	Single	162712	0	159239	194026	51425	1	19142	586545
	Multi	202217	0	143234	160745	42502	34158	17749	600605
	% (M/S)	124.3	n/a	89.9	82.8	82.6	3415800	92.7	102.4

表 3 各ユニットの実動回数測定結果 Table 3 Number of working in each function unit.

令の削減もこの速度向上につながっている.マルチス レッド化を施したプログラムは,極力共有レジスタを 使用して通信,同期を行うようにしている.それによ リALUの使用頻度が上昇しているが,加算命令など はメモリアクセスなどのパイプラインを乱す外乱要因 を持たない.L1 Cache に 2cycle の遅延を持たせた場 合,Compressの速度向上は最大約1.45倍になった. つまりは,マルチスレッド化を施した場合はメモリア クセスが減少しており,結果として改善率が上がって いる.

- 5.4 ハードウェアリソース変更の影響
- 5.4.1 PCQ のサイズ,レジスタファイルサイズ の変更

次に Super プロセッサモデルを使用して, PCQ の サイズ, レジスタファイルのサイズをそれぞれ変え てマルチスレッドプログラムを動かしたときのシミュ レーション結果を,図5 と図6 に示す.性能比較の 基準は, Super プロセッサモデルでシングルスレッド プログラムを動かしたときの実行サイクル数である. その際, PCQ のサイズ, レジスタファイルのサイズ は Super プロセッサモデルのままの値を用いている.

PCQのサイズを変更したときの整数型レジスタファ イルのサイズはすべて 256 個,浮動少数型レジスタ ファイルは 128 個と一定にしている.また,レジスタ ファイルを変更したシミュレーションでは,PCQの サイズはすべて 32 個で統一している.今回のシミュ レーションでは,Fibonacci 数列計算と Compress は 行っていない.理由として,これらのプログラムは上 記したとおり並列化が困難なことにより,PCQのサ



図 5 Super プロセッサモデルで PCQ のサイズを変化させたとき の速度向上



イズやレジスタファイルのサイズによらずに性能がほ ぼ一定になるためである.

まず行列乗算プログラムでは,PCQのサイズを増 やしていくことにより性能は向上しているのが分か る.行列乗算の外側のループでは各イタレーション間 には依存関係はないため,それを用いてより多くのス レッド生成を行うことができる.それにより Super プ ロセッサモデルで与えられている命令発行数,実行ユ ニットを最大限に活用できるため,結果として性能が 向上する.しかしながら,レジスタファイルサイズの 変更においてはあまり影響が出ていない.これは行列 乗算プログラムが多くのスレッドを生成できる一方で, 各スレッドへのレジスタ割当て数は少なくてよく,そ の結果,レジスタ自体はさほど多くは必要ないという



図 6 Super プロセッサモデルでレジスタファイルのサイズを変化 させたときの速度向上



ことがあげられる、今回のプログラムでは,行列乗算 ループの各イタレーションの割り当てられたレジスタ 数は8個である、つまり,プロセッサ全体のレジスタ ファイルサイズを64個としたときには,プロセッサ 内に収まる最大スレッド数は8個であり,この状態に おいてすでに性能はほぼピークに達している、参考と して,プロセッサのレジスタファイル数を16個,32 個にした場合の性能向上はそれぞれ,1.65,2.71であ る、このことから,各スレッドのレジスタ消費数が少 ない場合においては,レジスタセグメントの機構を適 用することにより,従来のSMTプロセッサで用いら れているレジスタファイルよりも小さなサイズで性能 を向上させることが可能なのが分かる.

一方で Swim では PCQ サイズの変更,レジスタ ファイルサイズの変更,両方のシミュレーションにお いてそれぞれの数値を上げていくことにより,性能も それに応じて高くなっていくのが分かる.PCQ サイ ズの変更は行列乗算のプログラムと同じ理由である. レジスタファイルサイズの変更での性能の変化は,行 列乗算プログラムとは異なり,各スレッドに割り当て られるレジスタ数が多いためである(今回は整数型レ ジスタは 32 個,浮動少数型は 16 個).これにより, サイズの大きいレジスタファイルを与えられていない 場合,プロセッサ内に生成できるスレッド数が少なく なってしまうため,結果として性能向上が見込めなく なる.

5.4.2 各スレッドの同時命令発行数の変更

ここでは,各スレッドの同時命令発行数の変更にと もなう性能の変化を示す.SMT アーキテクチャの理 想の形態としては,スレッドが1つしか存在しない



Fig. 7 Speedup in changing the instruction issue width of each thread.

ときには、そのスレッドがプロセッサ全体の命令発行 数分だけ命令の発行が可能で、またスレッドが複数の 場合は均等、もしくは何らかの優先順位のもとにプロ セッサ全体の命令発行数を各スレッドに分割するのが 望ましい.しかしながら、我々はハードウェア制御の 複雑化を避けるために、各スレッドの同時命令発行数 を固定している.つまりプロセッサ全体の命令発行数 が8命令で、各スレッドの命令発行数が2命令と規定 されていた場合、プロセッサ内にスレッドが1つしか なかった場合、理想としてはそのスレッドが1つしか なかった場合、理想としてはそのスレッドが8命令発 行できればいいが、我々のシミュレーションではこの ような状況においてもそのスレッドは2命令しか発行 できないようにしている.そこで我々は、各スレッド の同時命令発行数を変更したとき、どのように性能に 影響があるのかを評価した.

プロセッサモデルは Super を用い, 各スレッドの同 時命令発行数を1,2,4,8 命令と変更した.表2 で も示したとおり, プロセッサモデル Super におけるプ ロセッサ全体の同時命令発行数は8 命令である.図4 で示した Super プロセッサモデルの性能は,各スレッ ドの同時命令発行数は2であった.図7に結果を示 す.性能比較の基準は,スレッド命令発行数を2命令 にした Super プロセッサモデルでシングルスレッドプ ログラムを動かしたときの実行サイクル数である.

図 7 から分かることは,性能の変化が顕著なのは 行列の乗算と Swim である.この 2 つのプログラム は各スレッドの同時命令発行数を下げれば下げるほ ど,性能は向上している.この理由として,これらの プログラムは TLP が抽出しやすく,結果として多く のスレッドを生成することが可能である.そのためス レッドが大量に稼動している場合は,プロセッサ全体







図 9 レジスタファイルサイズと各スレッドの命令発行数変更にお ける性能

の同時命令発行数,機能ユニットを最大限に利用する ことができるので性能が改善する.Fibonacciおよび Compress は今述べた理由の逆があげられる.

ここで,スレッドの稼動数について触れたが,スレッ ド稼動数の議論は 5.4.1 項の,PCQ とレジスタファ イルのサイズの変更による性能の変化のところでも触 れていた.そこで,これらのパラメータをそれぞれ変 えたシミュレーションの結果を図8,図9に示す.こ のシミュレーションは Swim についてのみ行った.そ の理由として,Swim は並列性を抽出しやすいが,各 スレッドの使用レジスタ数が大きいので,プロセッサ に非常に負荷のかかるプログラムためである.

図8において, PCQのサイズが4のとき以外はすべて, スレッドの命令発行数が1のときが最も性能が向上している. PCQ サイズが4の場合, プロセッサ内に稼動できるスレッド数はたかだか4つで抑えられて

しまうため,スレッドの命令発行数が1命令の場合, プロセッサ全体の命令発行数を最大限に利用すること ができないため,結果として性能が上がらなくなる.

また図9にレジスタファイルのサイズと,スレッド の命令発行数を変えたときの性能を示す.このとき, PCQサイズは32個に固定している.図8と図9は おおよそ同じような性能の傾向を示している.レジス タファイルサイズが64,128のときには同時命令発行 数を1にした場合においてもさほどの性能向上が得ら れていない.これはレジスタファイルのサイズにより, プロセッサ内に生成できるスレッドの個数が少なく抑 えられてしまうためである.Swimではレジスタを32 個使うスレッドが多数存在し,たとえばプロセッサ全 体のレジスタファイルサイズを64個としたときに生 成できるスレッドは2つになる.このことからレジス タファイルを小さくすると,Superプロセッサモデル の発行命令数や実行ユニットを十分に生かしきれず, 結果として性能が向上しなくなる.

図8および図9の両者から,PCQサイズもしくは レジスタファイルのサイズによりスレッドの生成数が 少なくなるときは,それに応じて性能が引き出せない ということが分かる.またスレッド生成数が少なくす る,つまりPCQサイズを小さくするまたはレジスタ ファイルサイズを小さくする場合は,それに応じてプ ロセッサ全体での同時命令発行数を少なくすることで ハードウェアの複雑化を避ける検討が必要になる.

5.4.3 Execution Queue サイズの変更

ここでは, Execution Queue (EQ)のサイズ変更 にともなう性能への影響を調べる.図10に,EQのエ ントリ数を8,16,32,64,128命令にしたときのシ ミュレーションの結果を示す.性能の比較基準はEQ のエントリ数を128命令にしたSuperプロセッサモ デルで,シングルスレッドプログラムを動かしたとき の実行サイクル数である.

α-Coral はスーパスカラプロセッサをベースにして いるので, EQ を拡大することにより, それに応じた 性能向上を示している.Fibonacci 数列および行列の 乗算の場合はエントリ数 32 で性能は飽和しているが, Swim に関しては, サイズを大きくするたびに性能が 向上しているのが分かる.これは, Swim が浮動小数 演算を多用しているためにである.基本的に浮動小数 演算は結果を得るまでに数サイクルかかるので,どう しても EQ はそれらの命令に占有されてしまう.つ まりは, Swim の場合は他のプログラムと比べてより EQ のエントリ数を必要とする.

EQに関してもハードウェアの複雑さが問題になる.

Fig. 9 Speedup in changing size of register file, and the issue width of each thread.



図 10 Execution Queueのエントリ数を変更したときの性能 Fig. 10 Speedup in changing the number of entries in Execution Queue.

スーパスカラプロセッサの問題点として,命令ウィン ドウの連想検索機構があげられる.これについての 詳細な議論は Palacharla らが行っている<sup>1)</sup>.α-Coral も,新たな Out-Of-Order(OOO)機構(たとえば文 献 22),23))を実装する,もしくは OOO を採用し ない<sup>17)</sup>といった対策をとらない場合は,この問題点を スーパスカラアーキテクチャからそのまま継承するこ とになる.

5.5 シミュレーションのまとめ

今回のシミュレーションから,以下に示す知見が得 られた.

- ベンチマークプログラム Swim において, Super プロセッサモデルで実行した場合最大 3.19の性能向上が得られた.
- (2) 並列化困難なプログラム Compress においては、
   最大 1.36, Fibonacci 数列演算においては最大
   1.46 の性能向上が得られた。
- (3) レジスタセグメンテーションにより,小規模の レジスタファイルでも性能向上が得られた.
- (4) 各スレッドの同時命令発行数を1命令にすることにより,並列化が比較的容易に行えるプログラムにおいてはより高い性能向上が得られることが分かった.

今回のシミュレーションで行列乗算プログラムでは 各スレッドの使用するレジスタ数が少なく,またSwim の場合は各スレッドが使用するレジスタ数が多かった. このため,行列乗算プログラムは3番目の知見がその ままあてはまるが,Swimに関しては各スレッドに割 り当てるレジスタ数が多いため,プロセッサ全体のレ ジスタファイルが小さい場合は,ある程度のところで 性能が抑えられてしまうのが分かっている(図6).今 回はベンチマークプログラムに対して手作業でマルチ スレッド化を行ったが,各スレッドに割り当てるレジ スタ数を少なくしようとする場合はレジスタ割当ての 問題が絡み,コンパイラとの連携した検討が必要であ る.またこれとは別に,ハードウェアによるレジスタ のスワッピング機構の導入なども今後検討すべき点で ある.

また 4 番目の知見においては, 今回の α-Coral シ ミュレータでリオーダバッファなどのレジスタリネー ミングをサポートしていない場合での結果である.も しこのリネーミングロジックをサポートした場合は、 必ずしもこの4番目の知見がそのままあてはまると は限らなくなる. レジスタリネーミングは RAW 以外 の依存関係を解決するので,今回の α-Coral で用い た Out Of Order (OOO) 実行の手法に比べて,よ り良い性能が得られると考えられる.たとえば,今回 のシミュレーションでは各スレッドの同時命令発行数 を4命令にした Super プロセッサモデルでマルチス レッド化された行列乗算プログラムを動かした場合, 命令発行の時点で WAW 依存関係が 20431 回検出さ れた.表3から,行列乗算プログラムの総実行命令 数は 40458 命令なので, この WAW 依存の回数は実 行性能に影響していると考えられる . よって α-Coral で 000 でのリネーミングロジックを取り入れた場合, 各スレッドの同時命令発行数を 2 命令から 8 命令に 設定した場合,また違う傾向の結果が得られる可能性 がある.シミュレータでのリネーミングロジックのサ ポート後の評価は、今後の重要な検討事項である.

6. ハードウェアコスト

具体的なハードウェアのコストについては現段階で の詳細な見積りは行えないが,たとえば文献24)では DLX アーキテクチャをベースとしたSMTプロセッサ のトランジスタ数の見積りを行っており,この見積り に使われた KSMS エスティメータ(Microsoft Excel のマクロデータ)が公開されており<sup>26)</sup>,この KSMS もとに見積りを行った.この KSMS はSMTプロセッ サの各種詳細なデータを入力することによりトランジ スタ数の見積り,チップ面積の概算が行える.しかし 本論文で論じている  $\alpha$ -Coral はこの KSMS のデータ 設定部分において,いくつかあてはまらないアーキテ クチャ部分が存在する.具体的には以下のようなもの である.

- α-Coral は PCQ, RFST などの他の SMT アー キテクチャに例をみないユニットを持つ.
- α-Coral はレジスタセグメンテーションの機構を

表 4 ハードウェアコストの見積り Table 4 The estimation of the hardware.

$\searrow$	Transistor (Ktrans)	Area (Mlambda ²)	Area (mm²)
Reg 256 (PCQ 32)	16617	22858	182.94
Reg 128 (PCQ 16)	12094	15459	125.22
Reg 64 (PCQ 8)	9830	11887	96.28

持つ.

- α-Coral は OOO 実行の実現方法であるリネーム ロジックを有していない.
- α-Coral の EQ は集中制御方式(命令ウィンドウ型)である(KSMS はリザベーション型,つまり分散制御方式).

このほかにもデータパスが異なっているなど,あて はまらない部分は存在するが,それをふまえた上でい くつかの見積りの結果を表4に示す. KSMS は各ス レッドに割り当てるレジスタファイルが固定のため, プロセッサ全体のレジスタファイルサイズを変更する には2通りの方法を用いらなければならない.1つ は PC の数を変えることでプロセッサ全体のレジスタ ファイルサイズを変更する,もう1つの方法は各ス レッドに割り当てるレジスタファイルサイズを変更す る,というものである.ここで Super プロセッサモデ ルの場合, PCQ サイズが 32 でレジスタファイルサ イズが 256 なので, すべての PC を使う場合に各ス レッドに割り当てられるレジスタファイルサイズは8 である.これを用いた見積りの際,各スレッドに割り 当てるレジスタファイルサイズを8に固定し, PCの 数を変更することでプロセッサ全体のレジスタファイ ルサイズを変更した.表4の中のチップエリアサイズ (mm<sup>2</sup>)の数値は,0.18µm プロセスで計算したとき の面積である.この表の数値は参考値ではあるが、レ ジスタファイルサイズを小さくしていくことで,格段 にハードウェアコストが縮小されていくのが分かる. これは PC の数が少なくなるため, それだけ複雑さが 緩和しているためと考えられる.参考として PC の数 を8,各スレッドに割り当てるレジスタファイルサイ ズを 32 とし,プロセッサ全体のレジスタファイルサ イズを 256 にしたときのトランジスタ数は 10075K で あった.レジスタファイルサイズでの比較を行うと,  $\alpha$ -Coral は通常の SMT アーキテクチャに比べ劣って いるのが分かるが,プロセッサ内に内包できるスレッ ドの数(PCの数)をもって比較すると,現状の見積 リでは  $\alpha$ -Coral が有利である.

より詳細なハードウェアコストの見積りは今後の課 題である.

# 7. ま と め

本論文ではオンチップマルチスレッドアーキテク チャ  $\alpha$ -Coral の性能を詳細に評価した. $\alpha$ -Coral は PROMIS コンパイラの生成するあらゆる粒度のスレッ ドを,スレッド制御命令で柔軟にサポートし,プロセッ サ内部の共有レジスタを用いることで,スレッド間通 信の遅延を最小限に抑える.また,PROMIS はプロ グラムから多粒度の並列性を生成し, $\alpha$ -Coral の性能 を引き出すことが可能にする.

現在, α-Coral はシミュレータとして稼動しており, これを用いてシミュレーションを行った結果,シング ルスレッドのプログラムと比べ,同一環境下でもプロ グラムにマルチスレッド化を施した場合は速度向上が みられることが確認できた.また現在,スレッドの生 成,スレッドのスイッチングポリシ,デッドロック回 避の検討も行っている.

今後はハードウェアとしての実測,評価を行い,現在 シミュレータで実現している機能の改良,削減を行う.

# 参考文献

- Palacharla, S., Jouppi, N.P. and Smith, J.E.: Quantifying the Complexity of Superscalar Processors, Technical Report, Univ. of Winsconsin-Madison (1996).
- Ynkelevsky, M.N.: The α-Coral Architecture for Hardware Multithreading: Concepts, Simulation, and Compilation, Master Thesis, CSRD (2000). http://www.csrd.uiuc.edu/acoral/
- 3) Ynkelevsky, M.N. and Polychronopoulos, C.: alpha-Coral: A Multigrain, Multithreaded Processor Architecture, *International Conference* on Supercomputing (ICS 2001), pp.358–367 (2001).
- 4) Saito, H., Stavrakos, N., Carroll, S., Polychronopoulos, C. and Nicolau, A.: The design of the PROMIS compiler, *Proc. Int'l Conf.* on Compiler Construction (CC) (1999). Also available in Lecture Notes in Computer Science No.1575 (Springer-Verlag) and as CSRD Technical Report No.1539 (rev.1) (1999).
- Alverson, R., Callahan, D., Cummings, D., Koblenz, B., Porterfield, A. and Smith, B.: The Tera computer system, *Proc. Int'l Conf. on Supercomputing (ICS '90)*, pp.1–6 (1990).
- Agarwal, A., Kubiatowicz, J., Kranz, D., Lim,
   B., Yeung, D., D'Souza, G. and Parkin, M.: Sparcle: An Evolutionary Processor Design

for Large-Scale Multiprocessors, *IEEE Micro*, pp.48–61 (1993).

- 7) Sohi, G.S., Breach, S.E. and Vijaykumar, T.N.: Multiscalar Processors, *Proc. 22nd Int'l Symp. on Computer Architecture (ISCA '95)*, pp.414–425 (1995).
- 8) 鳥居 淳, 近藤真己,本村真人,池野晃久,小長谷明彦,西 直樹:オンチップ制御並列プロセッサ MUSCATの提案,情報処理学会論文誌, Vol.39, No.6, pp.1622–1631 (1998).
- 9) Tsai, J.-Y. and Yew, P.-C.: The Superthreaded Architecture: Thread Pipelining with Run-Time Data Dependence Checking and Control Speculation, Proc. Int'l Conf. on Parallel Architectures and Compilation Techniques (PACT '96), pp.35–46 (1996).
- 10) 小林良太郎,岩田充晃,安藤秀樹,島田俊夫:非 数値計算プログラムのスレッド間命令レベル並列 を利用するプロセッサ・アーキテクチャSKY,並列 処理シンポジウム(JSPP98)論文集, pp.87-94 (1998).
- 11) Hammond, L., Hubbert, B., Siu, M., Prabhu, M., Chen, M. and Olukotun, K.: The Stanford Hydra CMP, *IEEE MICRO Magazine* (2000), and presented at Hot Chips 11 (1999).
- 12) Tullsen, D.M., Eggers, S.J. and Levy, H.M.: Simultaneous multithreading: Maximizing onchip parallelism, *Proc. Int'l Symp. on Computer Architecture (ISCA '95)*, pp.392–403 (1995).
- 13) Lo, J.L., Eggers, S.J., Emer, J.S., Levy, H.M., Stamm, R.L. and Tullsen, D.M.: Converting Thread-Level Parallelism to Instruction-Level Parallelism via Simultaneous Multi threading, ACM Trans. Comput. Syst., pp.322–354 (1997).
- 14) http://www.intel.com/
- 15) Wallace, S., Calder, B. and Tullsen, D.M.: Threaded Multiple Path Execution, Proc. Int'l Symp. on Computer Architecture (ISCA98), pp.238–249 (1998).
- 16) Chappell, R.S., Stark, J., Kim, S.P., Reinhardt, S.K. and Patt, Y.N.: Simultaneous Subordinate Microthreading (SSMT), Proc. Int'l Symp. on Computer Architecture (ISCA99), pp.186–195 (1999).
- 17) Hily, S. and Seznec, A.: Out-Of-Order Execution May Not Be Cost-Effective on Processors Featuring Simultaneous Multithreading, *IRISA Report*, No.1179 (1998).
- 18) Hily, S. and Seznec, A.: Standard Memory Hierarchy Does Not Fit Simultaneous Multithreading, Workshop on MultiThreaded Execution, Architecture and Compilation, Colorad State Univ. Technical Report, CS-98-102 (1998).

- 19) Girkar, M. and Polychronopoulos, C.D.: The Hierarchical Task Graph as a Universal Intermediate Representation, *Int'l Journal of Parallel Programming*, pp.519–551 (1994).
- 20) Stavrakos, N., Carroll, S., Saito, H., Polychronopoulos, C. and Nicolau, A.: Symbolic Analysis in the PROMIS Compiler, CSRD Technical Report, No.1564 (1999).
- 21) Girkar, M., Haghighat, M.R., Grey, P., Saito, H., Stavrakos, N.J. and Polychronopoulos, C.D.: Illinois-Intel Multithreading Library: Multithreading Support for Intel Architecture Based Multiprocessor Systems, *Intel Technol*ogy Journal 1998 Q1 issue (1998).
- 22) 五島正裕、グェンハイハー、縣 亮慶、森眞一郎、 富田眞治: Dualflow アーキテクチャの提案、並列 処理シンポジウム(JSPP2000)論文集、pp.197-204 (2000).
- 23) 佐藤寿倫,中村佑介,有田五次郎:大規模スー パスカラプロセッサ向け命令発行機構,信学技報 ICD2000-144, pp.107–112 (2000).
- 24) Sigmund, U., Steinhaus, M. and Ungerer, T.: On Performance, Transistor Count and Chip Space Assessment of Multimedia-enhanced Simultaneous Multithreaded Processors, Workshop on Multi-Threaded Execution, Architecture and Compilation (MTEAC-4) (2000).
- 25) Steinhaus, M., Kolla, R., Ungerer, T., Larriba-Pey, J.L. and Valero, M.: Transistor Count and Chip-Space Estimation of Simulated, CEPBA, Technical Reports, UPC-CEPBA-2001-11 (2001).
- 26) Steinhaus, M. and Ungerer, T.: Hardware Complexity of Processors (2001). http://goethe. ira.uka.de/people/ungerer/complexity.html

(平成 13 年 9 月 4 日受付) (平成 14 年 2 月 13 日採録)



河原 章二(学生会員) 昭和 53 年生まれ.平成 13 年東京 農工大学工学部電子情報工学科卒業. 現在,同大学大学院修士課程に所属. プロセッサアーキテクチャ,並列処 理システムに興味を持つ.



# Mark Yankelevsky

He received his M.Sc. from University of Illinois at Urbana-Champaign in 2000, B.Sc. degree in computer engineering from the University of Illinois at Urbana-

Champaign in 1996. Currently, he is a Ph.D. candidate in the Department of Electrical and Computer Engineering, and a research assistant in the Center for Supercomputing Research and Development at the University of Illinois. His research interests include simultaneously multithreaded architectures, parallelizing compilers and multithreaded code generation.



中條 拓伯(正会員)
 1961年生まれ.1985年神戸大学
 工学部電気工学科卒業.1987年同大
 学大学院工学研究科修了電子工学専
 攻.1989年神戸大学工学部システム
 工学科(後に情報知能工学科)助手

を経て,現在,東京農工大学工学部情報コミュニケー ション工学科助教授.1998年より1年間 Illinois大学 Urbana-Champaign 校 Center for Supercomputing Research and Development(CSRD)にて, Visiting Research Assistant Professor.プロセッサアーキテ クチャ,分散共有メモリ,クラスタコンピューティン グに興味を持つ.電子情報通信学会,IEEE CS 各会 員.博士(工学).



# Constantine Polychronopoulos

He is a Professor in the Department of Electrical and Computer Engineering and the Center for Supercomputing Research and Development at the Univer-

sity of Illinois at Urbana-Champaign. He received his Ph.D. from the University of Illinois at Urbana-Champaign in 1986, his M.Sc. from Vanderbilt University in 1982, and his B.Sc. from the University of Athens in 1980. His research interests are on compilers and architectures for high-performance computer systems, multithreading, and multiprocessor operating systems. He was the recipient of a 1989 NSF Presidential Young Investigator award, and is a Fulbright Scholar.