レジスタ転送レベルでのデータフロー依存型回路の 階層テスト容易化設計法

永井 慎太郎 † 大竹 哲 史 † 藤 原 秀 雄 †

本論文では、コントローラの機能を考慮したデータパスの階層テスト容易化設計法を提案する.デー タパスの階層テスト生成法では、各回路要素に対してテスト生成およびテストプラン生成を行う.テ ストプランとは、外部入力から回路要素の入力ヘテストベクトルを正当化し、その応答を外部出力へ 伝搬するための制御ベクトルの時系列をいう.提案手法では、拡張データフローグラフを用いてコン トローラから制御ベクトル系列を抽出し、これを用いてテストプランを構成する.これにより、デー タパスヘテストプランを供給するための付加回路の面積を小さくできる.提案手法はさらに、実動作 速度でのテスト実行(at-speed test)が可能で、データパスに対して完全故障検出効率を保証できる.

A Method of Design for Hierarchical Testability for Data Flow Intensive Circuits at Register Transfer Level

SHINTARO NAGAI,[†] SATOSHI OHTAKE[†] and HIDEO FUJIWARA[†]

This paper proposes a non-scan DFT method for hierarchical testability of a register-transfer level data path using control vector sequences generated by an original controller. In hierarchical test generation, a test plan for each module in the data path is generated. The test plan consists of a control vector sequence that can justify any value to the inputs of the module under test from some primary inputs and can propagate its output value to a primary output. In order to generate a control vector sequence for a test plan from the original controller, we extract an extended test control data flow graph from the data path and the controller. In our proposed method, the area overhead for a hierarchically testable data path is smaller than our previous work since the area overhead for the test controller to supply such test plans to the data path is small. Furthermore, our proposed method can achieve complete fault efficiency and at-speed testing.

1. はじめに

近年の VLSI 回路の大規模化・高集積化により,回路のテストは困難な問題になっている.そのため,回路をテストの容易な回路に変更するテスト容易化設計の研究が進められている.テスト容易化設計では,テスト容易化のための付加回路の面積オーバヘッドをできるだけ小さく抑え,テスト生成やテスト実行にかかる時間の短縮や,故障検出効率の向上が目標である.

組合せ回路に対しては実用的なテスト生成時間で完 全故障検出効率 を達成できるテスト生成アルゴリズ ムが提案されている¹⁾.これに対して,順序回路では 一般に実用的なテスト生成時間で高い故障検出効率を 得るのは困難である.そのため,順序回路に対して組 合せ回路用のテスト生成アルゴリズムを用いてテスト 生成が可能となるように回路のテスト容易化を行う手 法が提案されている.

代表的なテスト容易化設計法として完全スキャン設 計法がある.完全スキャン設計法では,組合せ回路用 のテスト生成アルゴリズムを用いてテスト生成を行い, 高い故障検出効率を達成できるが,実動作速度でのテ スト実行ができない.また,回路の大規模化にともな い,テスト生成の対象となる回路の規模が大きくなる と,テスト生成時間が長くなり,故障検出効率が低く なる可能性がある.さらに完全スキャン設計法では, 長いテスト実行時間を要する.

完全スキャン設計法での問題点を解消するために,

回路中のテスト生成の対象となる全故障数に対する,テスト生 成アルゴリズムによって生成されたテスト系列が検出可能な故 障数とテスト不可能と判明した故障数の和の割合をいう. 故障検出効率が100%の場合をいう.

[†] 奈良先端科学技術大学院大学情報科学研究科

Graduate School of Information Science, Nara Institute of Science and Technology (NAIST)

レジスタ転送(RT)レベルでのデータパスを対象とし たテスト生成法やテスト容易化設計法が提案されてい る^{2)~8)}.これらの手法はデータパスの階層テスト生成 法⁹⁾に基づいている.階層テスト生成法では,ゲート レベルにおいて組合せ回路で構成される回路要素単体 に対してテスト生成を行い,RTレベルで各回路要素 に対してテストプラン生成を行う.テストプランとは, 外部入力から回路要素の入力へテストベクトルを正当 化し,その回路要素の出力応答を外部出力へ伝搬する ための制御ベクトルの時系列をいう.階層テスト生成 法では組合せ回路で構成される回路要素単体に対して テスト生成を行うので , テスト生成の対象回路の規模 が小さく,短いテスト生成時間で完全故障検出効率を 達成できる.また,回路の通常動作時のデータ転送に 用いる信号線上でテストベクトルの正当化および出力 応答の伝搬を行うので,完全スキャン設計法に比べて テスト実行時間が短く,実動作速度でのテスト実行が 可能である.しかし一般に各回路要素に対してテスト プランが存在するとは限らないので,これらの手法で はテスト対象の回路要素に対してテストプランが存在 するようにデータパスのテスト容易化を行っている.

データパスの強可検査テスト容易化設計法²⁾では, レジスタのホールド機能および演算器のスルー機能を 用いてデータパスを設計変更する.この手法では,テ スト生成時間およびテスト実行時間は完全スキャン設 計法に比べて短く,実動作速度でのテスト実行が可能 である.強可検査法³⁾では,テストプランを通常動作 に用いるコントローラの機能を考慮せずに構成してい るので,テストプランをデータパスへ供給するための テストコントローラおよびマルチプレクサ(MUX)を 回路内部に付加している.しかし強可検査法では,テ ストコントローラや付加した MUX の面積が大きいた め,回路全体の面積オーバヘッドが完全スキャン設計 法に比べて大きいという問題がある.

強可検査法でのテストコントローラの面積を削減す るために,データパスの新しいテスト容易性として 固定制御可検査性を導入し,固定制御可検査性に基づ くテスト容易化設計法(固定制御可検査法)を提案し た⁴⁾.固定制御可検査法では,演算器のスルー機能, MUX およびバイパスレジスタを用いてデータパスを 設計変更する.固定制御可検査法は,強可検査法での 利点を持ち,強可検査法よりも面積オーバヘッドを削 減している.しかし,依然として回路全体の面積オー パヘッドが完全スキャン設計法に比べて大きいという 問題がある.

コントローラの機能を利用したデータパスのテスト

容易化設計法⁵⁾では,データパスの各回路要素に対し てテストプランの存在を保証するために,レジスタの ホールド機能および演算器のスルー機能を用いてデー タパスを設計変更する.また,データパスの各回路要 素に対してテストプランを供給する機能をコントロー ラに付加しており,完全故障検出効率を保証できる.

Genesis^{6)~8)}では,データパス中の各演算器に対す るテストプランをコントローラの通常動作時の出力系 列(以下では,コントローラの制御系列と呼ぶ)を用 いて構成するためのテスト容易化設計法を提案してい る.Genesis ではコントローラの制御系列を抽出する ために,データフローグラフを生成し,そのデータフ ローグラフ上で,データパス中の各演算器に対するテ ストプランをコントローラの制御系列で構成できるか どうかを解析している.テストプランを構成できない 場合は, MUX を用いてデータパスを設計変更する. 各演算器のテストプランは付加した MUX の制御ベク トルとコントローラの制御系列で構成されるため,テ ストプランをデータパスへ供給するための回路の面積 オーバヘッドが小さい.しかしデータパス中の MUX や,付加した MUX をテストの対象としておらず,そ れらの MUX に対してテストプランを生成しないた め,完全故障検出効率を保証できない.

本論文では,データパス中の組合せ回路で構成され るすべての回路要素に対して階層テストを実現するた めのテスト容易化設計法を提案する.提案手法では, テストプランをデータパスへ供給するための機能をコ ントローラに付加せずに,コントローラの制御系列を 用いてテストプランを構成する.提案するテスト容易 化設計法では,演算器のスルー機能,定数発生器およ び MUX を用いてデータパスを設計変更する.Genesis ではデータパスに対して完全故障検出効率を保証でき ないのに対して,提案手法ではGenesisと同等の面積 オーバヘッドで,強可検査法および固定制御可検査法 と同様に完全故障検出効率を保証できる.

2. 諸 定 義

2.1 データフロー依存型回路

RT レベルにおいて,回路はコントローラとデータ パスから構成される.データフロー依存型回路では, コントローラとデータパスは制御信号線のみで接続さ れ(図1),コントローラはリセット入力のみを持つ. RT レベルにおいてコントローラは状態遷移図,デー タパスは回路要素および回路要素を相互に接続する信 号線で記述される.回路要素は,外部入力,外部出力, 定数入力,ホールド機能を持つレジスタと持たないレ





ジスタ, MUX, 加算器や乗算器などの演算器に分類 される.以下では,組合せ回路で構成される MUX お よび演算器を組合せ回路要素と呼ぶ.各回路要素は入 出力を持ち,入力はデータを入力するデータ入力とコ ントローラから制御値を入力する制御入力に分類され, 出力はデータを出力するデータ出力がある.信号線は 回路要素のデータ入出力を接続するためのデータ信号 線とコントローラと制御入力を接続するための制御信 号線に分類される.本論文では,以下の条件を満たす データパスを対象とする.

- A1: 回路要素の各データ入出力のビット幅はすべ て等しい.
- A2:: 各回路要素は,1個または2個のデータ入力, 1個のデータ出力,たかだか1個の制御入力を 持つ.
 - 2.2 階層テスト生成法

階層テスト生成法は,次の2段階からなる.第1段 階ではゲートレベルにおいて,各組合せ回路要素単体 に対して組合せ回路用のテスト生成アルゴリズムを 用いてテストベクトルを生成する.第2段階ではRT レベルまたは動作記述レベルにおいて,テストベクト ルを外部入力から組合せ回路要素へ正当化し,その出 力応答を外部出力へ伝搬するためのテストプラン(制 御ベクトル系列)を求める.階層テスト生成が可能な データパスの性質として,強可検査性²⁾が提案されて いる.

定義1(強可検査性) データパス DP 中の各組合 せ回路要素 M に対してテストプラン TP が存在し, TP で外部入力から M の入力ポートへ任意の値を正 当化,かつ M の出力ポートから任意の値を外部出力 へ伝搬できるとき,DP は強可検査であるという.□ 強可検査データパスには,次の特長がある.

- 各組合せ回路要素単体に対して,組合せ回路用の テスト生成アルゴリズムを適用するので,短いテ スト生成時間で完全故障検出効率を達成できる.
- 各組合せ回路要素に対してテストプランの存在を

保証しているので,データパス全体に対して完全 故障検出効率を達成できる.

2.3 拡張データフローグラフ

ここでは,新しいデータフローグラフとして拡張 データフローグラフを導入する.拡張データフロー グラフ(以下ではETCDF, Extended Test Control Data Flow と呼ぶ)は,有向グラフG = (V, E, c)で 与えられる.V は演算を表す頂点の集合,Eはデー タ転送を表す辺の集合, $c: V \mapsto \mathcal{N}(\mathcal{N}: \mathsf{els})$ は 制御ステップである.頂点 $v \in V$ は,データパスの 外部入力,外部出力,定数入力,演算器またはMUX に対応する.辺 $e(v_i, v_j) \in E$ が $c(v_i) \neq c(v_j)$ を満た すならば,辺eは2つの演算頂点 $v_i \ge v_j$ に対応す る回路要素間に存在するレジスタとそれらの回路要素 を接続するデータ信号線に対応する.辺 $e(v_i, v_j) \in E$ が $c(v_i) = c(v_j)$ を満たすならば,辺eはデータ信号 線に対応する.

ETCDFは2種類の頂点で構成される.1つは実行 される演算に対応する頂点で,その頂点に対応する回 路要素の入力に値が伝搬され,レジスタまたは外部出 力にその回路要素の出力応答を伝搬する.もう1つは 実行されない演算に対応する頂点(区別するために以 下では,ダミー頂点と呼ぶ)で,そのダミー頂点に対 応する回路要素の出力応答がレジスタおよび外部出力 に伝搬しない.ETCDFは2種類の辺で構成される. 1つは実行される2つの演算頂点を接続する辺である. もう1つはレジスタとダミー頂点またはダミー頂点と MUXに対応する頂点間を接続する辺(区別するため に以下では,ダミー辺と呼ぶ)である.

ここで,演算器のスルー機能について考える.ある 制御ステップで,スルー機能付き演算器 m の機能が スルー演算に選択されている場合,m に対応する頂 点は ETCDF 上には表さず,スルー演算によるデータ フローについては単に辺で表す.

ベンチマーク回路 Tseng のデータパスとコントロー ラの状態遷移表をそれぞれ,図2と図3に示す.制御 ステップ数を6としたときの Tseng に対する ETCDF を図4に示す.図4において,大きい頂点は演算器 に対応し,小さい頂点は MUX に対応する.図4に おいて,破線で示した頂点がダミー頂点を表し,破線 で示した辺がダミー辺を表す.Genesis⁸⁾のデータフ ローグラフ(TCDF, Test Control Data Flow)では 演算器に対応する頂点のみ表しているのに対して,提 案手法の ETCDF では演算器および MUX に対応す る頂点を表している.

ETCDF 上のダミー頂点およびダミー辺に関する回



Fig. 2 The data path of *Tseng*.

| Input | St | ate | | Outputs | | | | | | | | | | | |
|-------|-----|-----|----|---------|----|----|----|----|----|----|----|----|----|----|----|
| reset | PS | NS | 11 | 12 | 13 | 14 | 15 | 16 | m1 | m2 | m3 | m4 | m5 | m6 | m7 |
| 1 | Any | S1 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 |
| 0 | S1 | S2 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | S2 | S3 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | S3 | S4 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 1 |
| 0 | S4 | S5 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | S5 | S1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

図 3 Tseng コントローラ状態遷移表

Fig. 3 The state transition graph of Tseng.



図4 拡張データフローグラフ(*Tseng*) Fig.4 An ETCDF graph of *Tseng*.

路の機能は回路外部に影響しないが,テストプランを 構成するためのテスト容易化の際にこの機能を考慮す ることで,面積オーバヘッドを軽減することができる.



また ETCDF では,コントローラのリセットは最初 の制御ステップでのみ実行されるものとする.

3. 提案手法

提案するテスト容易化設計法では,演算器のスルー 機能,定数発生器および MUX を用いて,与えられた データパスを強可検査データパスに設計変更する.テ ストプランをデータパスへ印加するのにすべての制御 信号線(付加した回路要素の制御信号線も含む)を付 加回路によって制御すれば,付加回路の面積が大きく なる.そのため提案手法では,データパスに付加した 回路要素以外の回路要素はコントローラの制御系列を 用いて制御する.提案手法は以下の2ステップからな る(図5参照).

- ステップ1: データパス中の各組合せ回路要素に対 してコントローラの制御系列を用いてテストプラ ンを構成できるかどうかを調べる.
- ステップ2: ステップ1でテストプランを構成でき なかった組合せ回路要素に対してテスト容易化を 行う.

ステップ1では,コントローラの制御系列を抽出す るために,コントローラとデータパスから ETCDFを 生成する(3.2節).ETCDF上で,テスト対象となる 組合せ回路要素に対応する頂点の入力と出力に直接接 続する辺の可制御性および可観測性を調べることで, テストプランをコントローラの制御系列を用いて構成 できるかどうかを調べる(3.4節).

ステップ 2 では , テストプランをコントローラの 制御系列を用いて構成できるように , データパスを設



Fig. 6 Architecture of test plan application.

計変更する(3.5節). テスト容易化で用いる付加回 路としては,面積オーバヘッドをできるだけ小さく抑 えるために,演算器のスルー機能,定数発生器および MUXを用いる.このとき,各組合せ回路要素に対す るテストプランの付加回路の制御については,1つの 制御ベクトルで構成できるようにする.

テストプランの供給方法を図6に示す.提案手法 では各テストプランについて,付加回路の制御を1つ の制御ベクトルで構成するので,付加回路の制御用の ハードウェアをレジスタ(テストレジスタと呼ぶ)の みで構成できる.したがって提案手法では,強可検査 法および固定制御可検査法に比べて少ない面積でテス トプランの供給を実現している.テストレジスタの故 障によって,データパスの付加回路に誤った制御ベク トルが供給される場合があるので,データパスのテス トができない可能性がある.そのため,データパスを テストする前にテストレジスタからデータパスの付加 回路へ供給する制御ベクトルを外部で観測する必要が ある.そこで,データパスの外部出力側に MUX を付 加し(図6中のMUX1), テストレジスタの値を観測 する.テストレジスタの故障を検出すればテストは終 了する.この MUX はテストレジスタから制御する (図6中のS₀).テストピンはテストレジスタのホー ルド制御用の外部ピンである.

3.1 レジスタ初期化 MUX 付加

データパス中のすべての組合せ回路要素に対応する 頂点を ETCDF 上に表すことができるように前処理 としてデータパスを設計変更する.与えられたデータ パス中のあるレジスタを外部から何らかの値に初期 化できないとき,外部からそのレジスタまでのデータ



フローは存在しない.前処理では,初期化できないレ ジスタの直前に MUX を付加して,外部入力とその MUX を接続し,外部から初期化できるように設計変 更する.たとえば,図7(a)のレジスタR2は外部か ら初期化できないので,R2の直前に MUX を付加し, 外部入力とその MUX を接続する(図7(b)).テスト の際(テストプランの生成のときも含む)に,外部入 力から初期化できないレジスタへのデータフローが存 在するように,付加した MUX の制御を固定する.

3.2 ETCDF 生成

コントローラに接続された制御信号線以外の制御 信号が決められたとき,ETCDFの生成は,以下の ETCDF生成手続きおよび ETCDF更新手続きによ り行う.

ETCDF 生成手続き:与えられたデータパスおよび コントローラの状態遷移表をそれぞれ,DP および FSM とする.また,lを状態遷移回数,s0 をリセッ ト状態とする.レジスタ初期化 MUX 付加により,外 部入力または定数入力からすべてのレジスタへのデー タフローが存在することが保証されている.したがっ て,すべてのレジスタを初期化するのに必要な状態 遷移を起こせば,すべての回路要素に対応する頂点を ETCDF 上に表現することができる.ここで,lは与 えられるものとする.ただし,lはレジスタ初期化に 必要な状態遷移回数以上の整数値とする.s0 に対応 する1番目の制御ステップからl番目の制御ステップ まで ETCDF 更新手続きを繰り返す.

ETCDF 更新手続き(*i* 番目の制御ステップを ETCDFに追加する手続き): i-1番目の制御ステッ プまでの ETCDFを G_{i-1} とする. s_{i-1} , s_i をそれ ぞれ,i-1,i番目の制御ステップに対応する FSM の状態とする. E_{i-1} をi-1番目の制御ステップの辺 の集合とする. s_i において, G_{i-1} に追加する頂点の 集合および辺の集合をそれぞれ, V_i , E_i とし,各集 合は最初は空とする.このとき,以下の手続きによって得られる V_i , E_i を G_{i-1} に加える.

- 1. s_i でホールドモードになっているレジスタに対応 する辺が E_{i-1} に存在すれば,その辺を E_i に追 加する.
- 次の条件を同時に満たす演算器に対応する頂点を V_i に追加する.
 - **c1**: 演算器の入力へ外部入力または *E*_{*i*-1} の辺 に対応するレジスタからの経路が存在する.
 - c2: 演算器の出力から外部出力または s_i でロードモードになっているレジスタへの経路が存在する.
- 2 で V_i の頂点として追加した演算器ヘレジスタ を介さない経路を持つ外部入力および外部出力に 対応する頂点を V_i に追加する.
- 2で V_i に追加した演算器間,演算器とレジスタ間または演算器と外部入出力間に存在する MUX を考える.MUX の s_i で選択されていない入力とレジスタまたは外部入力との接続関係を調べ,MUX の選択されていない入力へ E_{i-1}の辺に対応するレジスタからの経路があるならば,この MUX に対応する頂点 v を V_i に追加する.
 さらに v に対応する MUX の選択されていない

入力とその入力への経路を持つレジスタ間に演算 器があれば,その演算器をダミー頂点として *V_i* に追加する.

- 5. 各頂点間を接続する辺,ダミー辺およびロード モードになっているレジスタに対応する辺を *E_i* に追加する.
 - 3.3 リセット MUX 可制御化

リセット状態において制御信号が v,他の状態におい て制御信号が vであるような MUX をリセット MUX と呼ぶことにする(図2中の MUX2, MUX4).リ セット MUX は,レジスタを定数または外部入力から 初期化するために用いられる.ETCDFの1番目の制 御ステップにリセット MUX に対応する頂点が現れな い場合は,リセット状態にのみ活性化されるリセット MUX の故障を検出するためのテストプランを生成す ることができない.この場合にはテストレジスタから 任意の制御値をリセット MUX の制御入力に与えるた めの回路をリセット MUX の制御信号線上に付加する (図8).

リセット状態において制御信号が1,他の状態にお いて制御信号が0のリセット MUX を考える.制御信 号0が印加される制御ステップで,リセット MUX を 通してデータ転送が行われるとき,リセット MUX に



図 8 リセット MUX 可制御化 Fig. 8 Making a reset MUX controllable.

表1 テストプラン生成対象頂点の入出力辺に対する尺度

 Table 1
 Properties for edges connecting to a starting node of test plan generation.

| 可検査性解析 対象回路要素 | 入力辺 | 出力辺 |
|------------------|-----------------------------|-----|
| 2 入力演算器 | C_g , C_g | 0 |
| 1入力演算器 | C_g | 0 |
| MUX(制御信号0) | 左入力: C_{all1} ,右入力: C_0 | 0 |
| (左入力を選択) | 左入力: C_0 ,右入力:— | 0 |
| MUX(制御信号1) | 左入力: C_0 ,右入力: C_{all1} | 0 |
| (右入力を選択) | 左入力:— , 右入力: C_0 | 0 |
| ・ 兄庶を付けたいこと | をます | |

―:尺度を付けないことを表す.

対応する頂点がその制御ステップに現れる.その頂点 に対してテストプランの存在を保証すれば,リセット MUXの制御入力に1を印加することで,リセット状 態にのみ活性化されるリセット MUXの故障を検出で きる.

リセット MUX の制御のための付加回路については, テストレジスタから制御する.テストプランの生成の 際には,リセット MUX に対してリセット状態で制御 信号が v のときのみ活性化されるリセット MUX の 故障を検出するためのテストプランを生成することは できないが, v が印加される制御ステップに存在する リセット MUX に対応する頂点に対してテストプラン p を生成できる.リセット状態で制御信号が v のとき のみ活性化されるリセット MUX の故障を検出するた めのテストプランは,付加回路を用いて制御入力に v を与えることによって p で代用できる.

3.4 可検查性解析

データパス中の各組合せ回路要素 m に対してテス トプランをコントローラの制御系列を用いて構成でき るかどうかを調べるために,ETCDF上で m に対応 する頂点 n の入力に接続された辺(入力辺)の可制 御性および出力に接続された辺(出力辺)の可観測性 を調べる.可検査性解析は次の2段階からなる.第1 段階では,n の各入出力辺に対して表1に基づいて 尺度を付ける.尺度とは,レジスタまたはデータ信号 線上の値の制御および観測が可能かどうかを示す性質

情報処理学会論文誌

| 尺度 | + | - | × | ÷ | AND | OR | XOR | NOT | MUX |
|--------------------|---------------------------------------------------------------------------|--------------------------------------------------------------------|---------------------------------------------------------------------------|------------------------------------------------|---------------------------------------------------------------------------------------------|----------------------------------------------------------------|---------------------------------------------------------------------------------------------|--------------------|--------------------|
| C _g (z) | $C_{g}(x), V(y)$ $C_{g}(y), V(x)$ | $C_{g}(x), V(y)$ $C_{g}(y), V(x)$ | $C_{g}(x), C_{1}(y)$ $C_{g}(y), C_{1}(x)$ | $C_g(x), C_1(y)$ | $\begin{array}{l} C_g(x), C_{all1}(y) \\ C_g(y), C_{all1}(x) \end{array}$ | $C_{g}(x), C_{0}(y)$ $C_{g}(y), C_{0}(x)$ | $C_g(x), V(y)$ $C_g(x), V(x)$ | C _g (x) | C _g (z) |
| C ₁ (z) | $C_{1}(x), C_{0}(y)$ $C_{1}(y), C_{0}(x)$ | C ₁ (x),C ₀ (y) | C ₁ (x),C ₁ (y) | $C_1(x), C_1(y)$ $C_{all1}(x), C_{all1}(y)$ | $\begin{array}{l} C_1(x), C_{all1}(y) \\ C_1(y), C_{all1}(x) \\ C_1(x), C_1(y) \end{array}$ | $C_{1}(x), C_{0}(y)$ $C_{1}(y), C_{0}(x)$ $C_{1}(x), C_{1}(y)$ | $C_0(x), C_1(y)$ $C_0(y), C_1(x)$ | C _g (x) | C ₁ (z) |
| C ₀ (z) | C ₀ (x),C ₀ (y) | $C_0(x), C_0(y)$ $C_1(x), C_1(y)$ $C_{all1}(x), C_{all1}(y)$ | C ₀ (x) C ₀ (y) | C ₀ (x) | C ₀ (x) C ₀ (y) | C ₀ (x),C ₀ (y) | $C_0(x), C_0(y)$ $C_1(x), C_1(y)$ $C_{all1}(x), C_{all1}(y)$ | Call1(x) | C ₀ (z) |
| Call1(x) | $\begin{array}{l} C_{all1}(x), C_0(y) \\ C_{all1}(y), C_0(x) \end{array}$ | $C_{all1}(x), C_0(y)$ | $\begin{array}{l} C_{all1}(x), C_1(y) \\ C_{all1}(y), C_1(x) \end{array}$ | $C_{\textbf{all1}}(x), C_1(y)$ | Call1(x), Call1(y) | C _{all1} (x) C _{all1} (y) | $\begin{array}{c} C_{\textbf{all1}}(x), C_0(y) \\ C_{\textbf{all1}}(y), C_0(x) \end{array}$ | C ₀ (x) | Call1(z) |
| O(x) | V(y),O(z) | V(y),O(z) | $C_1(y),O(z)$ | $C_1(y),O(z)$ | $C_{all1}\!(y),\!O(z)$ | $C_0(y), O(z)$ | V(y),O(z) | O(z) | O(x) |
| O(y) | V(x),O(z) | V(x),O(z) | $C_1(x),O(z)$ | $C_g(x),O(z)$ | $C_{all1}(x),O(z)$ | $C_0(x),O(z)$ | V(x),O(z) | - | O(y) |
| V(x) | V(y),O(z) | V(y),O(z) | $C_1(y),O(z)$ | $C_1(y),O(z)$ | $C_{all1}(y),O(z)$ | $C_0(y),O(z)$ | V(y),O(z) | O(z) | V(x) |
| V(y) | V(x),O(z) | V(x),O(z) | $C_1(x),O(z)$ | $C_g(x),O(z)$ | $C_{all1}(x),O(z)$ | $C_0(x),O(z)$ | V(x),O(z) | - | V(y) |
| V(z) | V(x), V(y) | V(x), V(y) | V(x), V(y) | V(x), V(y) | V(x), V(y) | V(x), V(y) | V(x), V(y) | V(x) | V(z) |

表 2 尺度変換表 Table 2 Property transformations.

z = x (operation) y

である.尺度として以下の6つの性質を用いる.

- 一般可制御性: 辺 x に任意の値を制御可能かどう かを示す尺度をいい, C_g(x) で表す.
- **0**可制御性: 辺 *x* に値 0 を制御可能かどうかを示 す尺度をいい, *C*₀(*x*) で表す.
- 1 可制御性: 辺 *x* に値 1 を制御可能かどうかを示 す尺度をいい, *C*₁(*x*) で表す.
- 全1可制御性: 辺 *x* にすべて1からなる値を制御 可能かどうかを示す尺度をいい, *C*_{all1}(*x*) で表す.
- 可観測性: 辺 *x* の値を観測可能かどうかを示す尺度をいい, *O*(*x*) で表す.
- 可検証性: 辺 x の値を観測可能かどうか,または, 辺 x に任意の値を制御可能かどうかを示す尺度 をいい, V(x) で表す.

演算器のテストでは,ETCDF上で対応する頂点のすべての入力辺が一般可制御性*C*gを満たし,かつ出力辺が可観測性*O*を満たさなければならない.MUXのテストでは,制御入力と各データ入力に対して,(0,all1,0),(0,0,-),(1,0,all1),(1,-,0)の4通りのテストパターンを正当化できれば,MUXのすべての故障をテストできる.ここで「-」はどんな値でもよいことを意味する.表1のMUXにおいて,上段はMUXの制御信号線上の故障を検出するために各入出力辺に付ける尺度,下段はMUXのデータ信号線上の故障を検出するために各入出力辺に付ける尺度を表す.また,表1のMUXにおいて,-」は尺度を付

ける必要がないことを表す.

第2段階では,尺度が付いた頂点nの入出力辺ご とに,その尺度を尺度変換表(表2)に基づいて別の 辺に対する尺度に変換していき,外部入力または外部 出力に接続する辺に到達するまで尺度の変換を繰り返 す(以下では,尺度変換と呼ぶ).尺度変換表は,尺 度変換において,各演算器に対応する頂点に付いた尺 度を,その演算器の関数に基づいて別の辺の尺度にど う変換できるかを示した表である.尺度変換は以下の 2ステップで行う.ここで,頂点nに対して尺度を付 けた辺の集合をM(n)とする.また,nの尺度変換 によって尺度が付いたすべての辺の集合をM'(n)と し,M'(n)は最初は空とする.

ステップ1: $M(n) = \phi$ であれば尺度変換は終了し, そうでなければ以下を行う.M(n)から1個の尺度の 付いた辺 e を削除し,その辺をM'(n)に追加する. 辺 e が外部入力または外部出力に接続する辺であれば ステップ1へ戻り,そうでなければステップ2を行う. ステップ2: 辺 e の尺度を尺度変換表に基づいて他 の辺の尺度に変換し,尺度が付いた辺をM(n)に追 加してステップ1へ戻る.

テスト対象の組合せ回路要素 m に対応する頂点 n とは別の, n より上流の m に対応する頂点 n'を介し て値を伝搬するようなテストプランを構成したとき, m を通して m のテストのための値を伝搬しなければ ならない.そのため, m がその値を伝搬できるかを 検証するために, 頂点 n' の出力辺の可観測性を調べ る必要がある.

また,テスト対象の組合せ回路要素 m'に対応する 頂点 k の出力辺に付けた可観測性を外部出力に対応 する頂点の入力辺まで尺度変換を行う際には,kとは 別の,kより下流の m'に対応する頂点の出力辺への 尺度変換を行わない.すなわち,m'を含む閉路を通 らずに,m'の出力応答を外部出力へ伝搬する.これ により,不要な探索を削減することができる.

一般に組合せ回路要素に対応する頂点は ETCDF 上 に複数存在するが,少なくとも1つの頂点に対する尺 度変換で以下の問題が生じなければ,テストプランを コントローラの制御系列を用いて構成できる.

- (1) 定数入力に一般可制御性が付く,または異なる定数の可制御性が付く場合
- (2) ETCDF 上のある1つの辺において,尺度の衝
 突が生じる場合

ここで尺度の衝突とは,可検査性解析において尺度変 換で複数の異なる尺度が1つの辺に対して割り当てら れる場合,または,複数の一般可制御性または複数の 可検証性が1つの辺に対して割り当てられる場合をい う.後者の場合,頂点nに対応する回路要素の各デー タ入力に異なる任意の値が印加できない.可観測性は nの1つの出力辺に要求され,その可観測性はnと は別の頂点の出力辺の可観測性に変換されるので,1 つの辺に可観測性が同時に要求されることはない.

3.5 データパスの階層テスト容易化設計

可検査性解析でテストプランをコントローラの制御 系列を用いて構成できないと判定された組合せ回路要 素の集合を Uとする. U 中のある組合せ回路要素 m に対応する頂点は複数存在し,各頂点に対して考えら れる尺度変換も複数存在するので, 3.4 節で述べた問 題点を解消するために必要な付加回路の候補を尺度変 換ごとに求める(3.5.1 項). 用いる付加回路は,演 算器のスルー機能,定数発生器および MUX である. スルー機能は,加算器や乗算器などの演算器に対して は,マスク素子を用いることで低面積で実現できる. マスク素子を用いてスルー機能を実現できない場合は、 MUX を用いてスルー機能を実現する. 定数発生器は, 出力に定数を発生するマスク素子で実現できる.mに 対してテストプランを生成できることを保証するため に必要な付加回路の面積は,尺度変換ごとに異なる. そこで提案手法では, m に対応するすべての頂点に 対して考えられる尺度変換ごとに必要な付加回路の面 積を表す重みを付ける.各付加回路の重みを,マスク 素子と定数発生器は 1, MUX は 3 とする. U 中のす

べての組合せ回路要素のすべての尺度変換に対して付 加回路の候補を求めた後に,重みの小さい順に付加回 路をデータパスに付加する(3.5.2項).すべての組合 せ回路要素に対してテストプランをコントローラの制 御系列を用いて構成できることを保証した後に,不要 な付加回路が存在するかどうかを調べ,不要な付加回 路があれば削除する(3.5.3項).

3.5.1 付加回路候補の求め方

1つの尺度変換に対して,3.4節に示した問題点が 発生していれば,それぞれの場合に応じて,以下のように付加回路の候補を求める.

問題点 (1):

i) 一般可制御性が定数入力に接続する辺に付いた 場合:定数入力の直後に MUX を付加すれば,外部入 力から任意の値を直接制御できるようになる.この場 合はこの MUX を候補とする.

ii) 定数 α の可制御性が定数 $c (\neq \alpha)$ に接続する 辺に付いた場合:定数 c の直後に α を発生する定数 発生器を付加すれば,定数 α を制御できるようにな る.この場合はこの定数発生器を候補とする. 問題点 (2):

- i) 1 つの辺に一般可制御性が 2 回以上要求された
 場合:
- a) テスト対象回路要素がデータ入力を1つ持つ 場合,そのデータ入力の直前に MUX を付加すれ ば,外部入力から任意の値を直接制御できるよう になる.この場合はこの MUX を候補とする.
- b) テスト対象回路要素がデータ入力を2つ持つ 場合,その回路要素に対応する頂点の入力辺まで に再収斂経路の多い入力辺をeとする.その回 路要素のeの終点に対応するデータ入力の直前に MUXを付加してこの問題が解決できる場合は, この MUXを候補とする.

これで解決できなければ,両方のデータ入力の直前に MUX を付加することにより,この問題を解決できる.この場合はこれらの MUX を候補とする.

- ii) 以外で,1つの辺に複数の尺度が要求された場合:
 ここで,テストプラン生成対象の組合せ回路要素を m とする.
- a) *m* とは別の2つのデータ入力を持つ回路要素 *m*' に対応する頂点を*n*' とする.*n*'の入力辺を

再収斂経路とは, ETCDF上の頂点 v_1 および 2 つのデータ入 力を持つ v_1 とは異なる頂点 v_2 に対して, v_1 を始点, v_2 を 終点とする任意の異なる経路の対をいう.

e_a および *e_b*, 出力辺を *e_o* とする . *e_o* に付いた 尺度を p_i とし, e_a の p_i と e_b の p'_i に尺度変換 されているとする. eb から外部入力に対応する頂 点の出力辺までの間に尺度の衝突が発生している 場合, ea に対応する m'のデータ入力にスルー機 能を付加すれば, e_b に無関係に, e_o の p_i を e_a の pi に尺度変換できるので、この問題を解決で きる.この場合はこのスルー機能を候補とする. b) *m* とは別の2つのデータ入力を持つ回路要素 *m*["] に対応する頂点を *n*["] とする . *n*["] の入力辺 を e'_a および e'_b , 出力辺を e'_o とする . e'_a に付い た尺度を p_j とし, e'_o の p_j と e'_b の p'_j に尺度変 換されているとする . e' から外部入力に対応す る頂点の出力辺までの間に尺度の衝突が発生して いる場合, e'a に対応する m''のデータ入力にス ルー機能を付加すれば, e'_b に無関係に, e'_a の p_j を e'_o の p_j に尺度変換できるので,この問題を 解決できる.この場合はこのスルー機能を候補と する.

外部入力から m の 1 つのデータ入力まで値を伝搬 するのに 3 個 以上スルー機能を必要とする場合,ま たは,m のデータ出力から外部出力まで値を伝搬す るのに 3 個以上スルー機能を必要とする場合は,付加 回路の面積の増大を防ぐため,それらのスルー機能を 候補とせずに 1 個の MUX を候補として選ぶことを 考える.前者の場合,m のデータ入力の直前に MUX を付加すれば,外部入力から値を直接制御できるよう になる.後者の場合,MUX を外部出力の直前に付加 し,m のデータ出力とその MUX を接続すれば,外 部出力で値を直接観測できるようになる.これらの場 合はこの MUX を候補とする.

m とは別の 2 入力演算器の両方のデータ入力にス ルー機能が同時に候補として選ばれた場合には,同時 に実現することができないので,どちらか一方の候補 を選ばなければならない.候補として選ばれなかった スルー機能を MUX と置き換えて,外部入力からの m へのテストのための値の伝搬および外部出力への m の出力応答の伝搬を行うことを考える.ただし,付加 回路の面積の増大を防ぐために,できるだけ多くのス ルー機能を1個の MUX に置き換える.外部入力から m の1つのデータ入力へテストのための値を伝搬す るのにスルー機能を最も多く必要とするならば,その データ入力の直前に MUX を付加すれば,外部入力か ら値を直接制御できるようになる.mのデータ出力か ら外部出力へ出力応答を伝搬するのにスルー機能を最 も多く必要とするならば, MUX を外部出力の直前に 付加し,そのデータ出力とその MUX を接続すれば, 外部出力で値を直接観測できるようになる.これらの 場合はこの MUX を候補とする.

3.5.2 付加回路の決め方

U中のすべての組合せ回路要素に対応する各頂点に ついて,すべての尺度変換ごとに求めた付加回路の候 補の面積を表す重みを計算する.Uが空になるまで以 下の手続きを繰り返す.

1. 重みの最も小さい尺度変換を選び,その尺度変換 で候補となっている付加回路をすべてデータパスに付 加する.

2. 付加回路の制御のすべての組合せについて ETCDF を生成し, Uに付加回路を追加する.

3.2で生成した各 ETCDF 上で, U 中のすべての組 合せ回路要素に対応する各頂点に対して可検査性解析 を行う.

3.5.3 付加回路の削除

3.5.2 項で付加した回路要素のうち,不要な回路要 素があるかどうかを調べる.付加回路を削除しても, コントローラの制御系列を用いてすべての組合せ回路 要素に対してテストプランを構成できれば,その付加 回路を削除する.

4. 従来法との比較

本章では,Genesis⁸⁾,強可検査法³⁾,固定制御可 検査法⁴⁾および提案手法を比較する.これらの手法は データパスの階層テストを実現するための非スキャン テスト容易化設計法であり,実動作速度でのテスト実 行が可能である.

Genesis :

コントローラの制御系列を用いて,各演算器のテス トプランを構成している.付加した回路要素(MUX) の制御については,各演算器のテスト間は付加した MUX の制御を固定にしているため,制御用の回路を レジスタのみで構成でき,少ない面積でテストプラン を供給できる.しかし,MUX や付加した MUX をテ ストの対象としておらず,それらの MUX に対してテ ストプランを生成しないため,すべての組合せ回路要 素に対して完全故障検出効率を保証できない. 強可検査法:

はじめにコントローラと独立に(制御入力を自由に 制御できるものとして)データパスをテスト容易化す る.次に制御入力へテストプランを供給できることを 保証するために,制御入力に MUX およびテストプラ

| 回吹 | 面積 | | | コント | ・ローラ | | データパス | | | | | | |
|--------|--------|-----|-----|--------|----------|----------|-------|-----|-----|-------|-------|----------|--|
| 凹昭 | (gate) | #PI | #PO | #State | #Control | 面積(gate) | #PI | #PO | bit | #Reg. | #Mod. | 面積(gate) | |
| LWF | 1986 | 1 | 0 | 4 | 8 | 58 | 32 | 32 | 16 | 5 | 3 | 1924 | |
| JWF | 6875 | 1 | 0 | 8 | 38 | 200 | 80 | 80 | 16 | 14 | 3 | 6672 | |
| Paulin | 24966 | 1 | 0 | 6 | 16 | 124 | 64 | 64 | 32 | 7 | 4 | 24834 | |
| Tseng | 15033 | 1 | 0 | 5 | 13 | 95 | 96 | 64 | 32 | 6 | 7 | 14930 | |

表 3 コントローラ/データパス回路の特性 Table 3 Circuit characteristics.

ンを生成するテストコントローラを付加する.回路内 部に付加したテストコントローラからデータパスヘテ ストプランを供給できるので,実動作速度でのテスト 実行が可能となる.また,すべての組合せ回路要素に 対して完全故障検出効率を保証できる.テストプラン 長を考慮して設計変更しているので,テスト実行時間 が短くなる.強可検査法でのテストプランでは,制御 ベクトルが時刻ごとに変化するので,強可検査法では テストコントローラを順序回路で構成している.その ため,強可検査法ではテストコントローラや MUXの 面積が大きくなり,面積オーバヘッドが大きい. 固定制御可検査法:

各テストプランをテストベクトルの正当化, テスト, 出力応答の伝搬の3つのフェーズに分けて,各フェー ズにおける制御系列を1個の制御ベクトルで構成して いるので,各テストプランはたかだか3個の制御ベク トルで構成できる.これにより,テストコントローラ を組合せ回路で構成できるので,固定制御可検査法で は強可検査法に比べてテストコントローラの面積をよ り小さくすることができる.しかし,制御信号線上に 付加した MUX の面積が強可検査法と同程度であるた め,依然として面積オーバヘッドが大きい. 提案手法:

各テストプランを Genesis と同様にコントローラの 制御系列を用いて構成している.したがって,提案手 法での面積オーバヘッドは強可検査法および固定制御 可検査法よりも大幅に削減できる.提案手法では,コ ントローラの制御系列を用いて各組合せ回路要素に対 してテストプランを構成するため,テスト実行時間は 強可検査法および固定制御可検査法でのテスト実行時 間よりも長くなる.Genesis ではすべての組合せ回路 要素に対して完全故障検出効率を保証できないのに対 して,提案手法では強可検査法および固定制御可検査 法と同様に完全故障検出効率を保証できる.

5. 実験結果

Genesis,強可検査法,固定制御可検査法および提案 手法を,面積オーバヘッド,テスト生成時間およびテス ト実行時間について比較した.実験に使用した RT レ ベルベンチマーク回路は,LWF とJWF¹⁰⁾,Paulin⁸⁾ および Tseng¹¹⁾である.これらの回路はデータフロー 依存型回路である.4 つの回路の特性を表3に示す. #PI,#POはコントローラおよびデータパスそれぞ れの外部入力数および外部出力数を表す.コントロー ラに関して,#State および#Control はそれぞれ,状 態数および制御出力数を表す.データパスに関して, #Reg.および#Mod.はそれぞれ,レジスタ数およ び演算器数を表す.論理合成ツールには AutoLogicII (Mentor Graphics)を使用した.実験ではコントロー ラの状態数を k とすると,2k + 1 番目の制御ステッ プまでの ETCDF を生成した.

テスト容易化設計にともなう付加回路のデータパス に対する面積オーバヘッドおよび外部ピンオーバヘッ ドを表4に示す.DPはデータパスのテスト容易化に ともなう付加回路の面積オーバヘッド, TC はテスト プランをデータパスへ供給するための付加回路の面積 オーバヘッド, MUX はデータパスの外部出力に付加 した MUX の面積オーバヘッドを示す.回路全体の面 積オーバヘッドは,回路全体に対する,データパスの テスト容易化にともなう付加回路の面積の割合を示す. 回路全体の面積オーバヘッドについて,提案手法は強 可検査法および固定制御可検査法に比べて大幅に削減 しており, Genesis とほぼ同等である.外部ピンオー バヘッドについて,提案手法はGenesisと同様に,テ ストレジスタ(図6)のロード/ホールド用のテスト ピン1本のみであり,強可検査法および固定制御可検 査法に比べて小さい.

テスト生成結果を表5に示す.Genesisおよび提案 手法での括弧内のテスト生成時間およびテスト実行時 間は演算器のみのテスト生成時間およびテスト実行時 間は演算器のみのテスト生成時間およびテスト実行時 はアストパターン生成時間とテストプラン生成時間か らなる.Genesisおよび提案手法では,組合せ回路要 素に対するテストプランは手動で求めたため,表5に おけるテスト生成時間は組合せ回路要素に対するテス トパターン生成時間のみを示している.一方,強可検

情報処理学会論文誌

| 表 4 | 面積オー | バヘッド |
|-----|------|------|
| | | |

Table 4 Area overheads.

| | | 面積オーバヘッド(%) | | | | | | | | | | | | | | 外部ピンオーバヘッド(#) | | | | |
|--------|-------|---------------|-------|-------|------|---------------|------|-----|------|---------------|------|-----|-----|---------------|------|---------------|---------|-----|------|----|
| 回路 | | 強可検査法 | | | | 固定制御可検査法 | | | | 提案手法 | | | a | 強可 | 固定制御 | 提案 | | | | |
| | | DP | TC | MUX | | DP | TC | MUX | | DP | TC | MUX | 1 | DP | TC | MUX | Genesis | 検査法 | 可検査法 | 手法 |
| IWE | | _ | | _ | 34.5 | 5.7 | 24.3 | 4.5 | 30.5 | 5.6 | 20.4 | 4.5 | 7.3 | 3.8 | 2.3 | 1.2 | 0 | 3 | 4 | 1 |
| LVV F | (0) | (0) | (0) | (0) | | | | | | | | | | | | | | | | |
| IWE | | | | | 32.8 | 1.6 | 26.4 | 4.8 | 37.7 | 6.0 | 26.5 | 5.2 | 2.1 | 1.1 | 0.7 | 0.4 | 0 | 3 | 4 | 1 |
| JWF | (0) | (0) | (0) | (0) | | | | | | | | | | | | | | | | |
| Daulin | | | _ | | 8.0 | 2.0 | 5.4 | 0.6 | 6.1 | 2.3 | 3.1 | 0.7 | 2.5 | 1.6 | 0.6 | 0.3 | 1 | 3 | 4 | 1 |
| Fauin | (1.3) | (1.0) | (0.2) | (0.1) | | | | | | | | | | | | | | | | |
| | | | | | 11.5 | 3.6 | 6.8 | 1.1 | 12.8 | 5.8 | 5.8 | 1.2 | 2.4 | 1.5 | 0.6 | 0.3 | 1 | 3 | 4 | 1 |
| 1 seng | (2.0) | (1.7) | (0.2) | (0.1) | | | | | | | | | | | | | | | | |

— : Genesis では演算器のみテスト容易化しているため,全体のテスト容易化による面積オーバヘッドを示せない.

*: Genesis では完全故障検出効率を達成できていないが,強可検査法,固定制御可検査法および提案手法では完全故障検出効率を達成.

表5 テスト生成結果

| | | | Table 5 | Test generation | n results. | | | | | | |
|--------|-----------|---------------------------|---------|-----------------|---------------|------|------|-------------|--|--|--|
| | | テスト生 | 成時間(秒) | | テスト実行時間(サイクル) | | | | | | |
| 凹昭 | Conosis*1 | 強可 | 固定制御 | 坦安壬注 | Conosis*1 | 強可 | 固定制御 | 坦安千江 | | | |
| | Genesis | 検査法 * ² 可検査法 * | | 远未于74 | Genesis | 検査法 | 可検査法 | 延来 1 亿 | | | |
| LWF | -(0.38) | 0.83 | 0.85 | 0.78(0.38) | -(78) | 229 | 229 | 196(78) | | | |
| JWF | -(0.38) | 0.84 | 1.13 | 0.85(0.67) | -(78) | 720 | 742 | 934(78) | | | |
| Paulin | -(2.44) | 3.08 | 3.12 | 5.02(4.51) | -(1524) | 1120 | 1334 | 1937 (1542) | | | |
| Tseng | -(2.83) | 3.65 | 3.98 | 3.78(3.26) | -(1131) | 1135 | 1236 | 1547(1281) | | | |

— : Genesis では MUX のテストをしていないため,全体のテスト生成時間およびテスト実行時間を示せない.

 *1 ,(): 演算器のみのテスト生成時間およびテスト実行時間.

*2: テストプラン生成時間を含む.

査法および固定制御可検査法では,テスト生成時間に テストプラン生成時間が含まれているが,テストプラ ン生成時間はすべての回路に対して約0.1~0.2秒で あった.したがって,表5においてテスト生成時間は ほとんどテストパターン生成時間で占められているこ とが分かる.これについては,提案手法でも同様であ る.提案手法でのテストプラン生成時間は強可検査法 および固定制御可検査法に比べて長くなる可能性があ るが,表5から分かるように,提案手法のテスト生成 時間は強可検査法および固定制御可検査法とほぼ同じ である.

強可検査法および固定制御可検査法ではテスト実行 時間が短くなるように設計変更を行っているのに対し て,提案手法ではコントローラの制御系列を用いて, 各組合せ回路要素のテストプランを構成できるように 設計変更を行う.したがって,提案手法のテスト実行 時間は,強可検査法および固定制御可検査法より長い.

提案手法でのテスト生成時間およびテスト実行時間 は強可検査法および固定制御可検査法に比べて長く なった.これは面積オーバヘッドとテスト生成時間お よびテスト実行時間のトレードオフを示している.提 案手法での面積オーバヘッドは Genesis とほぼ同等で あり,強可検査法および固定制御可検査法に比べて大 幅に削減できることを実験で示した.

6. あとがき

本論文では、コントローラの制御系列を用いてデー タパス中の各組合せ回路要素に対してテストプランを 構成するための階層テスト容易化設計法を提案した. Genesisではデータパス中の MUX や付加回路をテス トの対象としておらず、それらの回路要素に対してテ ストプランを生成していないため、完全故障検出効率 を保証できない.これに対して、提案手法では強可検 査法および固定制御可検査法と同様に完全故障検出効 率を保証できる.さらに提案手法での面積オーバヘッ ドは Genesis とほぼ同等で、強可検査法および固定制 御可検査法に比べて大幅に削減できた.今後の課題と しては、コントローラがステータス入力やリセット以 外の外部入力を持ち、異なるビット幅、多入力多出力 回路要素を持つ RT レベル回路を対象としたテスト容 易化設計法に拡張することなどがある.

謝辞 本研究に際し,多くの貴重な意見をいただい た,井上美智子助教授ならびに本学のコンピュータ設 計学講座の諸氏に深く感謝します.本研究は一部,奈 良先端科学技術大学院大学支援財団教育研究活動支援 による研究助成,および,新エネルギー・産業技術総 合開発機構(NEDO)から半導体理工学研究センター (STARC)に委託された「SoC先端設計技術の研究開 発」の一部として奈良先端科学技術大学院大学に再委 託され実施されています.

参考文献

- 1) Fujiwara, H.: Logic testing and design for testability, The MIT Press, Cambridge (1985).
- 2) 和田弘樹, Saluja, K.K., 増澤利光,藤原秀雄: 完全故障検出効率を保証するレジスタ転送レベル データパスの非スキャンテスト容易化設計法,電子 情報通信学会論文誌, Vol.J82-D-I, No.7, pp.843-851 (1999).
- Ohtake, S., Wada, H., Masuzawa, T. and Fujiwara, H.: A non-scan DFT method at register transfer level to achieve complete fault efficiency, *Proc. ASP-DAC*, pp.599–604 (2000).
- 4) 永井慎太郎,和田弘樹,大竹哲史,藤原秀雄: 固定制御可検査性に基づく RTL 回路の非スキャンテスト容易化設計法,電子情報通信学会論文誌, Vol.J84-D-I, No.5, pp.454-465 (2001).
- 5) 鈴木和博,井上美智子,藤原秀雄:コントロー ラの機能を利用したデータパスのテスト容易化設 計,信学技報,FTS2000-86、pp.1-8 (Feb. 2001).
- Bhatia, S. and Jha, N.K.: Genesis: A behavioral synthesis system for hierarchical testability, *Proc. EDTC*, pp.272–276 (Feb. 1993).
- 7) Ghosh, I., Raghunathan, A. and Jha, N.K.: Design for hierarchical testability of RTL circuits obtained by behavioral synthesis, *IEEE Trans. CAD*, Vol.16, No.9, pp.1001–1014 (1997).
- 8) Ghosh, I., Raghunathan, A. and Jha, N.K.: A design for testability technique for RTL circuits using control/data flow extraction, *IEEE Trans. CAD*, Vol.17, No.8, pp.706–723 (1998).
- 9) Murray, B.T. and Hayes, J.H.: Hierarchical test generation using pre computed tests for modules, *IEEE Trans. CAD*, Vol.9, No.6, pp.594–603 (1990).
- 10) Inoue, M., Noda, K., Higashimura, T., Masuzawa, T. and Fujiwara, H.: High-level synthesis for weakly testable data paths, *IEICE Trans. Inf & Syst.*, Vol.E81-D, No.7, pp.645– 653 (1998).
- Ghosh, I., Jha, N.K. and Bhawmik, S.: A BIST scheme for RTL controller-data paths based on symbolic testability analysis, *Proc.*

DAC, pp.554–559 (1998).

(平成 13 年 9 月 17 日受付) (平成 14 年 3 月 14 日採録)



永井慎太郎

平成8年立命館大学理工学部機械 工学科卒業.平成12年奈良先端科 学技術大学院大学情報科学研究科博 士前期課程修了.現在同大学博士後 期課程在学中.テスト容易化設計に

関する研究に従事.



大竹 哲史

平成7年電気通信大学電気通信学 部情報工学科卒業.平成9年奈良先 端科学技術大学院大学情報科学科博 士前期課程修了.平成11年同大学情 報科学研究科博士後期課程修了.現

在奈良先端科学技術大学院大学情報科学研究科助手. 平成10年日本学術振興会特別研究員.VLSI CAD, テスト容易化設計,テスト生成アルゴリズムに関する 研究に従事.博士(工学).電子情報通信学会,IEEE Computer Society 各会員.



藤原 秀雄(正会員) 昭和44年大阪大学工学部電子工学 科卒業.昭和49年同大学大学院博士 課程修了.同大学工学部電子工学科 助手,明治大学工学部電子通信工学 科助教授,情報科学科教授を経て,現

在奈良先端科学技術大学院大学情報科学研究科教授 . 昭和56年ウォータールー大学客員助教授 . 昭和59年マッ ギル大学客員準教授 . 論理設計論 , フォールトトレラ ンス , 設計自動化 , テスト容易化設計 , テスト生成 , 並 列処理 , 計算複雑度に関する研究に従事 . 工学博士 . 著 書「Logic Testing and Design for Testability」(MIT Press)等 . 大川出版賞 , IEEE Computer Society Meritorious Service Award, IEEE Computer Society Outstanding Contribution Award . 電子情報通 信学会会員 , 電子情報通信学会フェロー , IEEE Fellow .