# 有限状態機械(FSM)とシンボリック状態探索を利用した コード生成手法

# 瀬戸謙修†藤田昌宏††

高速処理が必要な組み込みシステム向け LSI として,並列命令や特殊なデータパスユニット,レジ スタ構成あるいはバス構成を持つ,アプリケーションに特化したプロセッサが数多く組み込み向け市 場に出現している<sup>5)~10)</sup>.しかし従来のコンパイラ技術<sup>1)</sup>だけでは,このような特殊なプロセッサの 性能を十分引き出すコードを生成できない.この問題を解決する1つの方法として論文2),3)では まず,コード生成対象のデータフローグラフ(DFG)と,対象とするアーキテクチャの命令セットか ら有限状態機械(FSM)を作り,そしてそのFSMの状態を1つずつ探索することによって最適コー ド生成を行う方法を提案している.本稿では論文2),3)と同様のアプローチをとるが,それらの論 文と異なりFSMからコード生成する際にFSMをシンボリックに解析することで,はるかに多くの 状態を高速に探索したうえで,より最適な並列コードを生成する方法を提案する.論文21)~23)も 本稿と同様にFSMのシンボリック状態探索によりマイクロコードを生成する手法を提案しているが, オペランドの寿命が判定できないため,必要以上に多くの状態を計算してしまう可能性がある.本稿 では新たなFSM変数を導入してオペランドが保持する必要があるかどうかを決定するような条件を 導き,不要な状態の削減を図る.さらに本稿ではRAMへのスピルおよびリロードも考慮し,コード 生成のすべてのフェーズを同時に実行したうえでステップ数最小のコードを生成する.最後に提案手 法の実験結果を示す.

# Code Generation Using FSM and Symbolic State Traversal

Kenshu Seto $^{\dagger}$  and Masahiro Fujita $^{\dagger\dagger}$ 

As key components in high-speed embedded systems, a number of application specific processors with parallel instructions, special datapath units, registers or bus architecture are coming into the embedded market  $^{5)\sim10}$ . However, it is difficult to generate code that fully utilize hardware units in these processors only by traditional compiler techniques<sup>1</sup>). To resolve this problem, Roemer et al.<sup>2),3</sup> built FSM from given DFG (Data Flow Graph) and instruction set. Then they traversed the states of the FSM explicitly to generate code. In this paper, we basically use the same approach with the paper<sup>2),3</sup>. Differently from the approach, our approach analyzes the FSM symbolically and traverses much more states so that it can possibly generate parallel code with smaller number of steps in less time. Monahan et al.<sup>21)~23</sup> also proposed the use of symbolic state traversal to generate microcode. However the approach cannot determine operand lifetime so that it may produce many unnecessary states. Our approach uses a new FSM variable to build a condition which determines if an operand must be kept or not so as to reduce the unnecessary states. In addition, our approach generate codes with the minimum number of steps in completely phase-coupled manner considering memory spills and reloads. Finally, experimental results are shown.

1. はじめに

1.1 背 景

画像処理,通信処理等の組み込みシステム向け LSI では,要求仕様を満足させるためにハイパフォーマン

†† 東京大学工学部電子工学科 Department of Electronics Engineering, University of Tokyo ス動作が必要不可欠である.たとえば,基幹ルータ用 の規格である OC-192 では,1パケットの処理を処理 クロックが1GHz では50ステップ以内,200 MHz で は10ステップ以内で行う必要があると見積もられて いる<sup>4)</sup>.また,このような高速処理への対応だけでな く,設計期間を短縮し,頻繁な仕様変更に迅速に対応 していく必要もある.

このような2つの要求に対して,すべてをASICとして専用ハードウェアで設計する手法では,パフォーマンスの点で満足できるが,設計期間が膨大となって

<sup>†</sup> パシフィック・デザイン株式会社 Pacific Design Inc.

しまう . 一方 , 一般の汎用プロセッサを使用したソフ トウェア設計では , 設計期間は満足できるがパフォー マンスが不足する .

そこでこのようなトレードオフを満足する最良の システム LSI として,画像処理や,通信処理等の特 定のアプリケーションに特化したハードウェアを有す るプロセッサが数多く組み込み向け市場に出現してい る<sup>5)~10)</sup>.これらのプロセッサでは,アプリケーション に特化した専用命令を用意することでハイパフォーマ ンスの実現を目指している.同時に,プロセッサベー スであるため設計期間の短縮,頻繁な仕様変更への対 処も可能である.

このようなプロセッサベースのシステムLSIの設計 手法としては,C,Java等の高級言語を使用した抽象 度の高いレベルでの設計手法が望ましい.これらの高 級言語でプログラムできれば,アセンブリ言語による 設計に比べて設計期間を大幅に短縮することができ, またコードの再利用も可能となる.

このような専用プロセッサではプログラムの性能向 上の一手法として,プロファイラを使ってアプリケー ションプログラム中からボトルネックとなる部分を見 つけ出し,その部分を重点的にスピードアップする方 法が考えられる.通常そのような部分は比較的単純な 処理を行っているループとなることが多く,そのルー プ本体の基本ブロック(DFG)に対して,時間をかけ てコンパイルすることにより,できるだけステップ数 の少ないコードを出力することが望まれる.

しかしながら,以上で述べたようなアプリケーショ ンに特化したプロセッサの設計では次のような問題が ある.それらのプロセッサではハイパフォーマンスを 実現するために,並列命令や特殊なデータパスユニッ ト,さらには特殊なレジスタ構成あるいはバス構成等, VLIW と DSP が融合したような特殊なアーキテク チャをとることが多いが,これらに対して従来のコン パイラ技術<sup>1)</sup>では十分満足できるコードが生成でき ないという問題である.たとえば,従来のコンパイラ 技術では並列命令は基本的に扱えない.またレジスタ ファイルは1つのみで,レジスタファイル内のデータ に対してすべての演算器が等しくアクセス可能である ような,限定されたアーキテクチャを扱っている.さ らに,基本ブロックはデータフローグラフ(DFG)で はなく,データフローツリー(DFT)に分解して扱っ ている.以上のような制限があるため,従来のコンパ イラ手法<sup>1)</sup>で生成されるコードの品質は悪くなる場合 が多い。

以上の問題点から,特殊なハードウェアを持つプロ

セッサ用コンパイラの研究が重要な研究課題となって いる.このような目的のためのコンパイラでは汎用プ ロセッサ用のコンパイラと異なり,コンパイル時間を ある程度かけてもよいからできるだけステップ数ある いはコード量の小さなコードを生成することが望ま れる.

また効率的なコードを生成するだけでなく,対象 アーキテクチャの命令セットが,自動的にそのアーキ テクチャ向けのコンパイラを生成するコンパイラ,す なわちリターゲッタブルコンパイラも重要である.リ ターゲッタブルコンパイラを使えば,与えられたアプ リケーションに対してどのような専用命令を用意すれ ばパフォーマンスが向上するか,迅速な評価が可能と なる.以下にこのようなコンパイラの研究のうち,本 稿に関連深いものをいくつか取り上げ説明する.

1.2 関連研究

このような特殊なアーキテクチャのコード生成を 扱った仕事として, Araujo らの論文<sup>17)</sup> がある.アー キテクチャとして  $[1,\infty]$  モデルという限定的なモデ ルを仮定し, さらに RTG 条件と呼ばれる独自の条件 が成り立つものを仮定している.この条件のもとで, O(n) という高速な時間で最適コードを生成する方法 が提案されている.しかしこのアルゴリズムではアー キテクチャが限定されているうえに,並列コードの生 成はできない.

この問題点を解決する1つの方法として, Roemer  $S^{2),3)}$ はまず,コード生成対象のデータフローグラフ (DFG)と, 与えられた対象とするアーキテクチャの 命令セットから有限状態機械(FSM)を作り,そして その FSM の状態探索によって最適コード生成を行う 方法を提案している.その方法では,DFG ノード N の出力オペランドがレジスタ R にある場合1, それ以 外のときに0となるようなブール変数の集合をFSM の状態変数として用意する.この FSM の初期状態を DFG の計算を始める前の状態 (メモリあるいはレジ スタに DFG の外部入力ノードの出力オペランドが格 納された状態),最終状態をDFGの計算が終了した状 態(メモリあるいはレジスタに DFG の外部出力ノー ドの出力オペランドが格納された状態)とし,初期状 態から最終状態までプロセッサの命令を実行すること によって状態遷移させる.このように状態遷移させた とき初期状態から最終状態までの状態遷移列が求める コードを与える. 良いコードを見つけるには, できる だけ多くの状態を短時間で探索する技術が必要である.

論文 3) では,その状態探索の方法として FSM の現 状態を1つ1つ取り出し,それらに対して次状態を1 つずつ列挙する方法をとっている.この方法ですべて の状態を探索し続けるのは状態数が爆発してしまい不 可能なため,各ステップで状態遷移を続ける状態の数 を,適当なヒューリスティックを使用して M 個(た だし  $M \leq 50$ )までに絞っている.

しかしながら,以上の方法には次のような問題点が ある.まず各レジスタ要素に対してプール変数を設け ているため,たとえば16個のレジスタを持つアーキテ クチャを使用して20個のノードからなるDFGのコー ドを生成しようとすると,16×20のプール変数が必 要となりFSMの状態空間の大きさは $2^{16\times20}$ と巨大 となる.そのため通常のサイズのレジスタファイルを 扱うことができない.また各ステップで状態探索の対 象とする状態の数をM個(ただし $M \leq 50$ )に絞っ ているが,そのように制限しても数えあげによる状態 探索では時間がかかってしまっている.またヒューリ スティックを使用して探索対象の状態を大幅に限定し ているため,必ずしも良いコードを生成するとは限ら ない.

Brewer グループは以上の Roemer らの研究<sup>2),3)</sup>の 問題点を,いくつか解決している<sup>20)~24)</sup>.なかでも Monahan による論文<sup>21)~23)</sup>は本稿と近いため,以下 にこの論文についてもう少し説明する.

その論文<sup>21)~23)</sup>は,すでに設計済みの DSP データ パス上で,与えられた DFG を計算するためのコント ロール信号列,すなわちマイクロプログラムを生成す る手法を提案している.基本的な考え方は論文 2),3) と同じであり,問題を FSM で定式化した後,FSM の 状態探索により解を見つけ出す方針である.論文 2), 3)と大きく異なる点は,その FSM をシンボリック 状態探索することにより,最小ステップ数のマイクロ コードを比較的短時間で探索している点である.また レジスタファイルも扱っている.

問題を定式化した FSM にそのままシンボリック状 態探索を適用すると時間がかかりすぎるため,論文 21)~23)は最適解に寄与しない無駄な状態および状 態遷移を削減し,CPU時間を短縮する有用な工夫を いくつか提案しており,本稿の手法に対しても有効な ものが多い.その中の一例を,以下に説明する.まず 与えられたステップ数制約の下で,データ転送のオー パヘッドまで考慮した DFG の ALAP(As Late As Possible)スケジューリングを行う.その結果,各オ ペレーションに対して,ステップ数制約を満たす範囲 で一番遅いスケジューリングステップ数が求まる.オ ペレーションがこのステップ数より遅くスケジューリ ングされるような状態は,制約を絶対に満たさないの で削除することができ,状態探索を高速化可能である.

この論文の問題点は以下のとおりである.まず, DFG 中のオペランドの再計算を許しているため,オ ペランドがいつ不要になるか判定するのが難しく,そ の判定方法が示されていない. すなわちどのオペラン ドをレジスタファイルから削除するのがよいか不明で ある.その結果不要なオペランドを持つ状態や,逆に 必要なオペランドを削除した状態のように,最適コー ド生成に寄与しないような状態がかさむため,扱う状 態数が増大し CPU 時間がかかるようになると思われ る.確かにオペランドの再計算を自由に行うことでよ リステップ数がより小さいコードが生成される可能性 があるが,必ずしも実際にはそのようなケースはあま り多くないと考えられる.また他の問題として,コー ド生成で通常行う必要がある,レジスタファイルに格 納されたオペランドの RAM への退避(スピル)およ びその復帰(リロード)が扱われていない.すなわち コード 生成のサブタスクであるレジスタアロケーショ ンが完全には考慮されていない.

1.3 本稿の提案手法の新規性

本稿では,論文2),3)と同様のアプローチをとる が,FSMからコード生成する際にFSMをシンボリッ クに解析することで,論文3)に比べてはるかに多く の候補の中から一番良い解を選ぶ方法を提案する.

またシンボリック状態探索を使用した FSM の状態 探索を行う点では論文 21)~23) と同様のアプローチ をとるが,それらの論文ではオペランドの再計算を自 由に許しているためオペランドの寿命を判定すること が難しい.本稿では新たな FSM 変数(カバー状態変 数)を導入してオペランドの寿命を制限したうえで, 寿命を終えた不要なオペランドだけをレジスタファイ ルおよびメモリから削除するような定式化を行う.こ の結果,論文21)~23)に比べ不要な状態を抑え,CPU 時間の短縮を図る.なお本稿のアプローチではオペラ ンドの再計算が行えないため, 論文 21)~23) よりも 解の候補が少なくなる.しかし多くの場合,その影響 はほとんどないと思われる.さらに本稿の手法は,レ ジスタファイルに格納されたオペランドの, RAM へ の退避およびその復帰も考慮し, コード生成のすべて のフェーズを同時に実行したうえでステップ数最小の コードを生成する.

1.4 本稿の構成

本稿の構成を述べる.まず 2 章で本稿を読み進め るのに必要な予備知識の説明および用語の確認を行 う.3 章で提案手法の概要を説明し,簡単な例題を示 す.4 章で FSM およびシンボリック状態探索を利用 したコード生成の新しい定式化を提案する.5章では, FSM を利用したコード生成で状態探索の時間を短縮 する工夫を示す.6章で本稿の方法の実装結果を示し, 7章で結論を述べる.

#### 2. 準備

本章では,用語の確認および予備知識の説明をする. 特にコード生成,有限状態機械(FSM)およびシンボ リック状態探索について簡単に説明する.

# 2.1 コード生成

コンパイラのプログラム構成は,フロントエンド, 最適化フェーズ,コード生成と大きく3つに分類さ れる.まずフロントエンドで,入力された高級言語を 読み込み CDFG(コントロールデータフローグラフ) 等の中間表現に落とす.次に最適化フェーズでは,読 み込まれた中間表現に対して様々な最適化を行う.最 後にコード生成で,最適化処理後の中間表現を,ター ゲットプロセッサのアセンブリ命令列に変換する処理 を行う.

本稿ではコード生成の新しい方法を提案する.特に, CDFG 中の各基本ブロックに対するコード生成手法 を対象とする.ただし,コード生成では CDFG 中で 基本ブロック間を結合している各コントロールフロー に対して分岐命令等を生成する必要があるが,このよ うなコントロールフロー部分のコード生成方法につい ては本稿の対象外とする.

各基本ブロックはデータフローグラフ(DFG)の形 で表現される.DFGは,計算すべき式をDAG(閉路 なし有効グラフ)で表現したものである.DFG の部 分グラフは,計算すべき式の部分式を表す.DFGにお いて, 各ノードは演算, メモリアクセス等のオペレー ションを表す.ノード N のオペレーションの結果生成 される値を, ノード N の出力オペランドと呼ぶ.また ノード N のオペレーションに必要な入力値を,ノー ド N の入力オペランドと呼ぶ.なお,各ノードの出 力オペランドを正しく計算するには,正しい入力オペ ランドを使用しなければならない.そのような入力オ ペランドとして,通常他のノードの出力オペランドが 使用される.入力オペランド,出力オペランドを区別 する必要がない場合は、単にオペランドと呼ぶ、DFG において,各エッジはノードの間のデータ依存性を表 す.具体的には, ノード N のオペレーションがノー ド M の出力オペランドを入力オペランドとして使用 するとき,ノード M からノード N にエッジが描か れる.DFGにおいて, ノード N の出力に直接接続さ れたノードを N のファンアウト,入力に直接接続さ



れたノードを N のファンインと呼ぶ. DFG 中でファ インインを持たないノードを外部入力ノード,ファン アウトを持たないノードを外部出力ノードと呼ぶ.

図 1 (a) に DFG の例を示す. この DFG は,計算 式 *a*+*b*\**c* をグラフで表したものである.外部入力 ノード 1,2,3 はそれぞれ DFG の入力変数 *a*,*b*,*c* を表し,ノード 4 は乗算,外部出力ノード 5 は加算を 表す.また,ノード 1,2,3 の出力オペランドとは, (メモリに格納された)変数 *a*,*b*,*c* の値,ノード 4 の出力オペランドはノード 2 および 3 の出力オペランドは ノード 1 および 4 の出力オペランドを加算した結果の 値である.

コード生成は次の3つのフェーズから構成される.

- コード選択
- レジスタアロケーション
- コードスケジューリング

コード選択について,ここではグラフベースのコー ド選択法<sup>18),19)</sup>を説明する. グラフベースのコード選 択法では,命令セット中の各アセンブリ命令を命令パ ターンと呼ばれる DAG で表現する. なお, 命令パ ターン中で使用されるノードのオペレーションの種類 としては, DFG 中のノードのオペレーションの種類 と同じものが使用される.命令パターンも,DFGと同 様に外部出力ノード,外部入力ノードを持つ.命令が 実行されると,所定のロケーション(メモリあるいは レジスタファイル)から値を読み取り,所定のロケー ションに結果を格納する.なお以降では問題のない限 り,命令および命令パターンを用語として区別せず使 用する.図1(b)に例として,3つの命令パターンを 示す.図において ADD, MUL, MAC はそれぞれ, 加算命 令 R1 ← R2 + R3, 乗算命令 R1 ← R2 × R3, 積和命令 R1 ← R2 + R3 × R4 に対応した命令パターンを表す.

命令 P と DFG 中の部分グラフとのパターンマッ チングが成功したとき、命令 P は DFG にマッチする という.特に、命令 P のパターン中の外部出力ノー ドが DFG 中のノード N と対応するとき、ノード N において命令 P はマッチするという.このとき命令 Pによって覆われた DFG の部分グラフを,命令 Pのノード Nにおけるマッチ M と呼び,命令 Pをマッチ Mに対応する命令と呼び,マッチ Mは命令 Pによって計算される.

マッチ M によって表される DFG の部分グラフの 計算を実行することを,マッチ M の実行と呼ぶ.た だし実際には,マッチ M を実行するということは, そのマッチ M に対応する命令 P を実行することを 意味する.一般に命令の並列実行とは,あるクロック サイクルの間に,複数の命令を同時に実行することで ある.対応する命令の並列実行により,複数のマッチ の同時に実行することが可能であり,このことをマッ チの並列実行と呼ぶ.

マッチが正しく実行されるには,マッチの入力ノー ドに正しい入力オペランドが用意されている必要があ る.ノード N における命令 P によるマッチ M の実 行により,マッチの出力ノード N の出力オペランド が計算され,それが命令 P で定められたロケーショ ン L に格納される.このときマッチ M はノード N の出力オペランドをロケーション L に格納するとい う.なお,マッチの出力ノードとは命令 P が表すパ ターン中の外部出力ノードに対応する DFG 中のノー ド N のことを表す.一方マッチの入力ノードとは, マッチの計算に必要な入力オペランドを提供するよう な DFG 中のノードの集合のことである.

DFG 中のノード N がマッチ M に含まれ,かつそ のマッチが実行されたとき,ノード N はマッチ M にカバー(被覆)されたという.DFG の命令セット によるカバーとは,DFG の各ノードを命令セット中 の命令パターンのいずれかで洩れなく覆うようなマッ チの集合のことをいう.DFG のカバーのうち決めら れたコストを最小化するカバーを選ぶ問題を,コード 選択問題と呼ぶ.

図 1 の DFG および命令パターンを使用した場合の マッチングの例を図 2 に示す.図 2 (a) には,ノード 5 に命令 ADD がマッチし,ノード 4 に命令 MUL がマッ チした様子を示してある.ノード 5 における命令 ADD によるマッチ M1は,ノード 5 のみからなる DFG の





部分グラフであり, ノード 4 における命令 MUL によ るマッチ M2 は, ノード 4 のみからなる DFG の部 分グラフである.マッチ M1 の入力ノードはノード 1 および 4 であり, 出力ノードはノード 5 である.同 様に,マッチ M2 の入力ノードはノード 2 および 3 であり,出力ノードはノード 4 である.

一方,図2(b)には、ノード5に命令MACがマッチ した様子を示した.このときノード4、5は命令MAC にカバーされている.ノード5における命令MACによ るマッチM3は、ノード4および5からなる部分グラ フである.マッチM3の入力ノードは、ノード1、2、 3であり、出力ノードはノード5である.なお外部入 カノード1、2、3にはマッチを行わないものとする. 図2(a)および(b)はそれぞれDFGの異なるカバー を表す.たとえば命令数をコストにとった場合、コー ド選択問題の最適解として1命令のみで済む図2(b) のカバーが選択される.

以上のような命令パターンを持つ命令によるマッチ 以外に,転送命令系のマッチがある.転送命令では計 算は行わず,オペランドの移動を行うだけのため,通 常命令パターンは持たない.

転送命令には,異なるレジスタファイルあるいはメ モリ間の転送命令,スピル命令,リロード命令の3種 類ある.スピルとは、レジスタファイル内に格納され ているオペランドを一時的にメモリに退避すること を意味する.一方リロードとはその逆で,一時的にメ モリに退避されたオペランドをレジスタファイルに復 帰することを意味する.スピル命令およびリロード命 令は,オペランドを格納するレジスタが不足する場合 に,レジスタファイル内の領域を一時的に空けるため に実行される.なお命令セット中,スピルにはストア 命令,リロードにはロード命令が使用される.例とし て図1のDFGで、レジスタファイルに格納された ノード 4 の出力オペランドをメモリにスピルしたり, あるいはメモリから,スピルした出力オペランドをレ ジスタファイルにリロードしたりするのが転送命令系 のマッチである.

次にレジスタアロケーションおよびコードスケジュー リングの説明に移る.レジスタアロケーションでは, 各オペランドを,必要に応じて特定のレジスタに割り 当てる.もし利用可能なレジスタの数よりも保持して おくべきオペランドの数が多い場合には,レジスタ数 の制約を満たすために,適当なオペランドを選んでメ モリに割り当てる.そのためのスピル命令,リロード 命令等の転送系命令を挿入するのもレジスタアロケー ションのフェーズである. コードスケジューリングでは,コード選択で選択さ れた命令や,レジスタアロケーションで導入された転 送系命令の実行順序を,リソース制約やデータ依存関 係を考慮したうえで決定する.各クロックサイクルご とに,ある命令が実行開始され,他の命令の実行が完 了する.クロックサイクルのことをステップとも呼ぶ. 並列命令は通常,スケジューリングのフェーズにおい て,複数の命令を同ーステップにパッキングすること によって生成される.アセンプリプログラムのステッ プ数とは,プログラムの実行を開始してから終了する までのトータルステップ数のことをいう.プロセッサ の動作周波数が同じであれば,アセンブリプログラム のステップ数は小さいほど実行時間が短い.

従来のコンパイラ技術<sup>1)</sup>では,これら3つのフェーズを一度に行うのは計算時間がかかるため,各フェーズを1つずつ順次実行していた.しかしながら,これら3つのフェーズは本来相互密接に関連しあっているため,各フェーズを個別に実行した場合出力コードの最適性は失われてしまう.本稿ではこれら3つのフェーズを同時に行ったうえで,ステップ数最適なコードを出力する方法を示す.この方法では,有限状態機械(FSM)およびその状態探索を利用して定式化するため,次にそれらについて説明する.

2.2 有限状態機械(FSM)とその状態探索

まず有限状態機械(FSM)の定義を述べる.FSM はブール変数でエンコードされた入力,出力,状態 を持つ. $x = \{x_1, \ldots, x_n\}$ , $y = \{y_1, \ldots, y_n\}$ , $w = \{w_1, \ldots, w_p\}$ をそれぞれ,ブール値 $B = \{0, 1\}$ のい ずれかの値をとるブール変数の集合とする.このとき 有限状態機械(FSM)Mは次の3つのブール関数で 表される.

 $M = \langle T(x, w, y), I(x), F(x) \rangle$ ここで状態遷移関係  $T : B^{2n+p} \to B$  は, w によって エンコードされた入力によって, x によってエンコー ドされた状態が y によってエンコードされた状態へ 状態遷移するときに1となり, それ以外では0となる 関数である.また  $I : B^n \to B$  は, x によってエン コードされた状態が初期状態のとき1となり, それ以 外では0となる関数である. $F : B^n \to B$  は, x に よってエンコードされた状態が最終状態のとき1とな り, それ以外では0となる関数である.集合 x, y お よび w をそれぞれ現状態変数,次状態変数,入力変 数と呼ぶ.なお,状態遷移は各クロックサイクル(ス テップ)ごとに起こるものとする.

このとき状態の集合 S はブール関数 R(x) で表す ことができる.ただしブール関数  $R: B^n \rightarrow B$  は, x によってエンコードされた状態が状態集合 S に属す るとき1,それ以外では0となる関数である.

状態と入力のペアの列  $(x_0, w_0), (x_1, w_1), \dots, (x_l, w_l)$ を経路と呼ぶ.ただし, $T(x_i, w_i, y_{i+1}) = 1$ である.また,次状態変数  $y_{i+1}$ の各ブール変数に現状態変数の対応するブール変数を代入したものを, $x_{i+1}$ とする.

初期状態  $S_i = \{x | I(x) = 1\}$ からスタートして, FSM が到達しうる状態を調べることを状態探索と呼ぶ.本稿では特に,初期状態  $S_i = \{x | I(x) = 1\}$ から 最終状態  $S_f = \{x | F(x) = 1\}$ にできるだけ最短で到 達するような経路の探索を行う.

FSM の状態探索の効率的な方法として,シンボリック状態探索と呼ばれる方法が提案されている<sup>11),12)</sup>.現 状態を順番に1つずつ取り出してその次状態を1つ1 つ列挙していく素朴な方法とは異なり,シンボリック 状態探索では複数の状態を1つのブール関数で表現し, その次状態の集合を一度の計算で求める.多くの場合 明示的な数えあげの方法に比べて,シンボリック状態 探索によって指数関数的な探索速度の向上が望める.

次にシンボリック状態探索の方法についてもう少し 詳しく説明する.シンボリック状態探索では,状態遷 移関係 T(x, w, y) および状態集合 R(x) 等のブール関 数を BDD (Binary Decision Diagram,二分決定グ ラフ)<sup>13),14)</sup> で表現する.このとき現状態の集合  $R_k(x)$ から到達可能な次状態の集合  $R_{k+1}(x)$  は次の像計算 の式で計算される.

 $R_{k+1}(y) = \exists x, w(T(x, w, y) \cdot R_k(x))$  (1) 像計算の式 (1) に現れる各操作は,BDD 上の操作

として実現できる.式(1)を繰り返し適用して,初期 状態  $R_0(x)$ から到達可能な状態集合を探索する方法 が,シンボリック状態探索である.

このシンボリック状態探索を使用すれば多くの状態 を短時間で探索できるが,問題点もある.まず FSM の規模が増大すると,状態遷移関係T(x, w, y)を表 す BDD のサイズ(BDD のノード数)が非常に大き くなってしまう.また同じく BDD で表された状態集 合 $R_k(x)$  についても,状態遷移につれて状態数が増 大し,BDD のサイズが増大してしまう.次状態の計 算のために,式(1)により存在作用子  $\exists$ を計算する 必要があるが,扱う BDD のサイズが大きいために計 算が終了しなくなってしまう.以上の理由から,シン ボリック状態探索によるコード生成ではT(x, w, y) お よび $R_k(x)$ を表す BDD ができるだけ簡単になるよ うな工夫が必要となる.これらの工夫については,5 章で議論する.

#### Vol. 43 No. 5



図3 コード生成プログラム全体の流れ Fig.3 Overall flow of our code generation program.

### 提案手法の概要

ここでは提案手法について,全体の流れを説明した後,例題を使用してアイデアを具体的に解説する.

3.1 コード 生成全体の流れ

図3に全体の流れを示す.コード生成プログラムに は,対象のDFGを記述したファイルおよび対象プロ セッサの命令定義ファイルの2つを入力する.

DFG はコンパイラのフロントエンドによって生成 され,最適化フェーズで最適化されたものを使用する. また DFG がツリーからなる場合,共通部分式をまと めることで DAG に構成しなおす.なお DFG のファ イル内には,DFG 中の各変数がどのメモリあるいは レジスタファイルへ割り当てられるかも記してある.

一方,命令定義ファイルには対象プロセッサのメモ リ構成,レジスタ構成,リソース情報およびコード生 成に必要な命令情報が記述してある.命令情報として は,ニーモニック,命令のグラフパターン表現,ソー スレジスタ,デスティネーションレジスタ,および使 用するリソースの情報を含んでいる.

これら2つのファイルをもとにして,以下に示す流 れで最適並列コードを生成する.その際,最適化の目 的としてステップ数の最小化を考える.

以上の2つのファイルを読み込んだ後で,DFGと 命令パターンの間のグラフマッチングを行い,すべて のマッチを生成する.DFGファイル,命令定義ファ イルおよび生成されたマッチの情報を解析することに より,シンボリック状態探索によるコード生成を効率 良く行えるようなFSMを作る.この方法については, 4章で詳しく説明する.

このような FSM に対してシンボリック状態探索を 行う.コード生成用 FSM では,各状態遷移が各ステッ プで実行する並列命令に相当する.そのため,必要な オペランドがメモリ等に用意されている初期状態から, すべての計算が終了した最終状態までの最短経路を求 めることでステップ数最小の並列コードが生成できる. 深さ優先探索と組み合わせることも可能である.

なお簡単化のため,すべての命令が1ステップで 実行できるものとする.もちろん本稿で提案した手法 によって,複数ステップかかるようなマルチサイクル 命令あるいはパイプライン命令も扱うことができる. その方法について次に簡単に概要を説明する.実行に k ステップかかるような命令によるマッチには,log k ビット分の状態変数を用意する.これらの状態変数は マッチの実行状態を表すカウンタの役目をする.マッ チの実行が開始されると状態変数(カウンタ)の値が k にセットされ,各サイクルごとにその状態変数をデ クリメントしていく.このような状態変数を利用して, マッチの実行状態に応じて使用するリソースを変化さ せたり,k ステップ経過した時点で出力オペランドを 所望のロケーションに格納するような FSM を構成で きる.

3.2 例 題

前節では,本稿で提案するコード生成手法について, 全体の流れを説明した.ここでは例題を使用してもう 少し具体的に解説する.例題としては,図1に示した DFG および命令セットを使用する.また,次のよう な簡単なアーキテクチャを仮定する.

例題のアーキテクチャとして,メモリおよびレジス タファイルを1つずつ持つものとし,それぞれ M, R と表す.なお,これらのオペランドの格納場所を ロケーションと呼ぶ.また命令 ADD, MUL, MAC はレ ジスタファイルからオペランドを読み,再びレジスタ ファイルに結果のオペランドを書き込むものとする. リソース制約については,最大2つまでのメモリ転送 命令に加えて最大1つまでの演算命令が並列実行可能 とする.

提案手法の流れは次のようになる.まず,DFG お よび命令パターンのマッチングを行う.ノード N に おける命令 P によるマッチを  $m_{N,P}$  と表すことにす ると,この例題ではマッチングの結果  $m_{4,MUL}$ , $m_{5,ADD}$ ,  $m_{5,MAC}$  の3つのマッチが得られる.一方転送命令系の マッチとして,ノード N の出力オペランドをロケー ション l からロケーション l' に転送する命令による マッチを  $t_{N,l,l'}$  と表すことにする.このときレジス タファイル R に格納されたノード 1,2,3,4,5 の 各出力オペランドをメモリ M にスピルするマッチは  $t_{1,R,M}$ , $t_{2,R,M}$ , $t_{3,R,M}$ , $t_{4,R,M}$ , $t_{5,R,M}$  と表せる.ま たメモリ M に格納されたノード 1,2,3,4,5 の出 力オペランドをレジスタファイル R にリロードする マッチは  $t_{1,M,R}$  ,  $t_{2,M,R}$  ,  $t_{3,M,R}$  ,  $t_{4,M,R}$  ,  $t_{5,M,R}$  と表せる.

以上の合計 13 個のマッチに対応するブール変数を 用意し,それらの集合をコード生成用 FSM の入力変 数とする.マッチの名前をそのマッチに対応するブー ル変数の名前として使用すると,入力変数 w は以下 のようになる.

$$w = \{m_{4, extsf{mul}}, m_{5, extsf{add}}, m_{5, extsf{mac}}, m_{5, extsf{mac}},$$

 $t_{1,R,M}, t_{2,R,M}, t_{3,R,M}, t_{4,R,M}, t_{5,R,M},$ 

 $t_{1,M,R}, t_{2,M,R}, t_{3,M,R}, t_{4,M,R}, t_{5,M,R}$ 

このような入力変数を用意することでマッチの並列 実行,すなわち並列命令を表すことができる.

次に FSM の状態変数を用意する.まず基本となる 状態変数の要素に出力オペランド状態変数がある.出 力を持つ各 DFG ノードに対して,ロケーションの個 数分,出力オペランド利用可能状態変数を用意する. 具体的には,出力オペランド状態変数  $a_{N,L}$ とは,ノー ド N の出力オペランドがロケーション L に格納さ れていて利用可能な場合に1,そうでない場合0とな るブール変数である.今の例の場合,ロケーションと してメモリ M およびレジスタファイル R の 2 つが あり,図1の DFG では5 つのノードすべてが出力を 持っているため,それに対応して全部で以下の10 個 の出力オペランド状態変数を用意する.

 $x_1 = \{a_{1,M}, a_{1,R}, a_{2,M}, a_{2,R}, a_{3,M}, \\ a_{3,R}, a_{4,M}, a_{4,R}, a_{5,M}, a_{5,R}\}$ 

また状態変数の別の要素として,カバー状態変数を 用意する.カバー状態変数 *c<sub>N</sub>* は各ノード *N* ごとに 1ビットずつ用意され,直前のステップまでにノード *N* がすでに命令パターンいずれかによってカバーさ れた場合に1,それ以外のとき0になる変数である. 今の例題に対しては次の5つを用意する.

 $x_2 = \{c_1, c_2, c_3, c_4, c_5\}$ 

ただし,外部入力ノード1,2,3にマッチするのは転送 命令系のマッチのみなので,それらのノードはカバー されず,c1,c2,c3 はつねに0のままとなる.なお この変数は,本稿で新しく導入されたものである.カ バー状態変数を用いることで,使用済みの不要になっ た出力オペランドをレジスタファイルから解放し,他 の必要な出力オペランドを格納できる.またこの変数 により,一度カバーされたノードをそれ以降のステッ プで再びカバーするようなマッチの実行を禁止し,不 要な状態遷移を省くことができる.

以上でコード生成用 FSM に必要な各変数を用意した.次に,初期状態から最終状態までの状態遷移を求める.図4に状態遷移の一例を示す.図において,各



図4 コード生成用 FSM の状態遷移 Fig.4 State transitions of FSM for code generation.

ノード N に付けられた 3 つのビットは状態変数であ り,それぞれ順に  $a_{N,M}$ ,  $a_{N,R}$ ,  $c_N$  を表す.また, Nずれかのビットが変化したノードは二重丸にしている.

初期状態は,DFG の各外部入力ノード1,2,3の 出力オペランドが,メモリ M に格納された状態とする.このとき図4(a)のように $a_{1,M}$ , $a_{2,M}$ , $a_{3,M}$ の 値はすべて1となる.その他の状態変数はすべて0で ある.一方,最終状態はDFG の外部出力ノード5の 出力オペランドがメモリ M に格納された状態とする. このとき $a_{5,M}$ の値が1となる.図4に示した状態遷 移は,このように定めた初期状態から最終状態に到達 する経路の1つである.

図の状態遷移は, FSM に次の入力

 $w = \{m_{4, \texttt{MUL}}, m_{5, \texttt{add}}, m_{5, \texttt{mac}},$ 

 $t_{1,R,M}, t_{2,R,M}, t_{3,R,M}, t_{4,R,M}, t_{5,R,M},$ 

 $t_{1,M,R}, t_{2,M,R}, t_{3,M,R}, t_{4,M,R}, t_{5,M,R} \}$ 

が加わることによって起こる .特に,状態 (a) から (b), (b) から (c), (c) から (d), (d) から (e) への 4 つの状 態遷移は,それぞれ次の入力によって引き起こされた ものである.

$$w_{a,b} = \{0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 0, 0\}$$

$$w_{b,c} = \{1, 0, 0, 0, 0, 0, 0, 0, 1, 0, 0, 0, 0\}$$

 $w_{d,e} = \{0, 0, 0, 0, 0, 0, 0, 1, 0, 0, 0, 0, 0\}$ 

次に状態遷移の中からいくつか選び,具体的に解説 する.まず,状態(a)から(b)への状態遷移は,入力

 $w_{a,b} = \{0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 0, 0\}$ 

によって起こる.具体的には転送命令を表す2つの

マッチ  $t_{2,R,M}$ ,  $t_{3,R,M}$  が並列実行され,メモリ M に 格納された外部入力ノード 2,3の出力オペランドが それぞれレジスタファイル R にリロードされる.

次に状態 (b) から (c) への状態遷移は,入力

 $w_{b,c} = \{1, 0, 0, 0, 0, 0, 0, 0, 1, 0, 0, 0, 0\}$ によって起こる.これはノード1において転送命令 を表すマッチ *t*<sub>1,*R,M</sub> を実行し , 同時にノード 4 にお</sub>* いて乗算命令を表すマッチ m4.MUL を実行している. このマッチを実行するには,マッチの入力ノードであ るノード1,2の出力オペランドがレジスタファイル R に格納されている必要があるが,この条件は,先 に実行した命令によって満足されている.なおマッチ m4.MUL を実行した際,ノード4が乗算命令のパター ンにカバーされるので,カバー状態ビット c<sub>4</sub>(3ビッ ト目)が1となる.このときノード2,3のファンア ウトノード 4 がカバーされるため , ノード 2 , 3 の出 カオペランドは使用済みとなり(本稿で提案する出力 オペランド 消滅条件が1となり), 各口ケーションに 格納されたこれらのオペランドは削除され,ノード2, 3のメモリ M およびレジスタファイル R における出 力オペランド状態変数  $a_{2,M}$ ,  $a_{3,M}$ ,  $a_{2,R}$ ,  $a_{3,R}$  は 0 となる.

状態 (e) は, DFG ノードの外部出力ノード 5 の出 力オペランドが,所定のロケーションであるメモリ *M* に格納された状態(最終状態)となっており,この時 点で状態探索は終了する.なおメモリ *M* へ転送した 結果出力オペランド消滅条件が 1 となり,レジスタ ファイル *R* における出力オペランド状態変数 *a*<sub>5,*R*</sub> は 0 となる.先ほど見たように,この最終状態まで到達 させるような入力列が並列コードを表す.

なお,以上の入力列において入力変数は勝手な値を とってよいわけではなく,データ依存やリソース制約 が守られていなければならない.今扱っている例題の アーキテクチャでは最大2つまでのメモリ転送命令お よび最大1つまでの演算命令が並列実行可能である. たとえば後者の条件は,演算による3つマッチを表す 変数のうち最大1つまで1の値をとれる条件として次 式で表される.

$$\begin{split} LTE_1(m_{4,\text{mul}}, m_{5,\text{add}}, m_{5,\text{mac}}) = \\ m_{4,\text{mul}} \cdot \overline{m_{5,\text{add}}} \cdot \overline{m_{5,\text{mac}}} \\ + \overline{m_{4,\text{mul}}} \cdot \overline{m_{5,\text{add}}} \cdot \overline{m_{5,\text{mac}}} \end{split}$$

$$+\overline{m_{4,\mathtt{MUL}}}\cdot\overline{m_{5,\mathtt{ADD}}}\cdot m_{5,\mathtt{MAC}}$$

 $+\overline{m_{4,\text{MUL}}}\cdot\overline{m_{5,\text{ADD}}}\cdot\overline{m_{5,\text{MAC}}}$ 

以上に示した入力列は次のような並列コードに相当 する.並列コード中 LD はロード命令,ST はストア命 令を表す.また,たとえば R(2) は,レジスタファイ

- ル R に格納されたノード 2 の出力オペランドを表す.
  - $LD R(2), M(2) \parallel LD R(3), M(3)$
  - $\texttt{LD} \quad \texttt{R(1)}, \texttt{M(1)} ~|| ~\texttt{MUL} ~ \texttt{R(4)}, \texttt{R(2)}, \texttt{R(3)}$
  - $\texttt{ADD} \ \texttt{R}(5), \texttt{R}(1), \texttt{R}(4)$
  - ST M(5), M(5)

なおメモリに格納される変数に対しては別途メモリ アドレスを割り当てる必要がある.また各ノードの出 力オペランドが格納されるレジスタファイル内のレジ スタの番号も具体的に割り当てる必要がある.ただし 本稿の方法では,コード選択,レジスタアロケーショ ン,スケジューリングを同時に行ったうえでコードを 生成しており,生成されたコードは必ずレジスタファ イルの容量制約を満たすようになっている.したがっ てレジスタ番号の割当ては容易に行うことができる. 具体的には次のように行う.

コード生成後の各出力オペランド状態変数の変化を 見れば,各ノードの出力オペランドがどのステップか らどのステップまでレジスタファイルに存在するか分 かる.存在期間が重なる変数どうしについては異なる レジスタ番号を適当に選んで割り当て,それ以外の変 数については適当なレジスタ番号を選んで割り当てて いくという貪欲戦略をとることで,レジスタ番号を割 り当てることができる.

以上が本稿の提案する FSM を利用したコード生成 の概要である.次章ではどのようにコード生成問題に 対する FSM を組み立て,シンボリックに解析するか 詳しく説明する.

4. FSM を利用したコード 生成問題の定式化

本章ではコード生成用 FSM の作り方およびそのシ ンボリック状態探索について説明する.まず FSM の 入力変数および状態変数を導入する.次に各状態変数 に関して,初期状態,最終状態の与え方を示す.また, FSM の状態遷移関数を与える.その後,複数のファン アウトを持つノードを含む DFG は以上のコード生成 手法によってどのように扱われるのかという少し立ち 入った問題に関して,例を用いて説明する.最後に制 約条件の組み立て方を説明し、どのようにシンボリッ ク状態探索に適用するかを示す.特に論文21)~23)と 異なり,カバー状態変数を利用した条件式 CONS(出 力オペランド 消滅条件) によって,オペランドの寿命 を判定し,寿命を終えたオペランドはロケーションか ら削除する定式化を行う.本章の方法に従って FSM を作り、そのシンボリック状態探索を行えば、コード 生成の3つのフェーズを同時に行ったうえで最適な並 列コードを生成することが可能となる.

4.1 FSM の変数

本節ではまずコード生成用 FSM の入力変数および 状態変数について説明する.

4.1.1 入力 変数

FSM の入力変数を用意するために,まず DFG の各 ノードと命令セットの各命令パターンのマッチングを 行う.その結果得られる各マッチごとに,ブール変数 を用意する.ブール変数が1のとき対応するマッチの 実行を表し,0のときは非実行を表す.特にkステッ プ目に FSM に与える入力変数 $w_k = \{w_1, \ldots, w_p\}$ の 値によって,kステップ目で実行するマッチの集合が 定まり,その結果対応する並列命令が定まる.

マッチの種類には大きく分けると,DFG ノードを カバーする通常のマッチと,DFG ノードをカバーし ない転送命令系のマッチの2種類ある.さらに転送命 令系のマッチを細かく分類すると,メモリスピル,リ ロード,レジスタファイル(あるいはメモリ)間転送 の3種類ある.大きく分類した場合の2種類のブール 変数を以下に示す.

定義1(マッチ実行変数)

マッチ実行変数 *e<sub>m</sub>* は, マッチ *m* を実行開始するとき1, それ以外のとき0となる.

定義2(転送命令実行変数)

転送命令実行変数  $et_{N,L1,L2}$  は, ロケーション L1 に 格納された DFG ノード N の出力オペランドをロケー ション L2 に転送する命令を実行するとき 1, それ以 外のとき 0 となる.

なお定義 2 において L1 がレジスタファイルで L2がメモリのときスピル, L1 がメモリで L2 がレジス タファイルのときリロード, L1 および L2 が異なる レジスタファイルのとき,レジスタファイル間転送, L1 および L2 が異なるメモリのとき,メモリ間転送 となる.

4.1.2 状態 変数

FSM の状態変数は,役目に応じて以下の2種類の ブール変数からなる.

定義3(出力オペランド状態変数)

出力オペランド 状態変数  $a_{N,L}$  は, DFG 中のノード N の有効な出力オペランドがロケーション L に格納 されているときに 1, それ以外のとき 0 となる.

定義4(カバー状態変数)

カバー状態変数  $c_N$  は, DFG 中のノード N がいず れかの命令パターンにカバーされ, そのカバーに対応 するマッチが実行されたときに1, それ以外のとき0 となる. 4.2 初期状態と最終状態

コード生成用 FSM の状態変数中の各ブール変数に ついて,初期状態と最終状態でどのような値をとるか 説明する.

4.2.1 初期状態

初期状態は, DFG の計算開始前の状態を表し, DFG の計算を最後まで進めていくうえで必要な DFG 外部 入力ノードの出力オペランドが少なくともどれか1つ のロケーションで利用可能な状態である.具体的には 次のように定める.

- (1) 出力オペランド状態変数 a<sub>N,L</sub> について, DFG
  の外部入力ノード N の特定のロケーション L
  で1,他は0.
- (2) カバー状態変数  $c_N$  はすべて 0.
  - 4.2.2 最終状態

最終状態は, DFG の計算が最後まで終了し,計算結 果が所定のロケーションに格納された状態を表す.こ の状態では,DFG の特定の外部出力ノード N に対応 するオペレーションが実行されるか,あるいは DFG の特定の外部出力ノード N の出力オペランドが所定 のロケーション L に格納済みとなる.具体的には次 のように定める.

- (1) 出力オペランド状態変数 *a<sub>N,L</sub>* について,特定の外部出力 DFG ノード *N* の特定のロケーション *L* で 1,他はドントケア.
- (2) カバー状態変数 c<sub>N</sub> について,特定の外部出力
  DFG ノード N で 1,他はドントケア.

4.3 状態遷移

前節で導入した状態変数中の 2 種類のブール変数 の状態遷移関数  $\delta: B^n \times B^p \to B^n$ を次に示す.状 態遷移関数  $y = \delta(x, w)$ とは, x によってエンコー ドされた現状態に, w によってエンコードされた入 力が加わるとどのようにエンコードされた次状態とな るか与える関数である.状態遷移関数  $\delta$  が求まれば,  $T(x, w, y) \equiv y \oplus \delta(x, w)$ によってシンボリック状態探 索に必要な状態遷移関係 T が得られる.なお本稿では 現状態変数 x 中のブール変数 v に対して,次状態変 数 y 中の対応するブール変数を v'のようにダッシュ をつけて記す.

4.3.1 出力オペランド状態変数の状態遷移関数

出力オペランド状態変数の状態遷移関数では,以 下で説明する条件式 *PROD<sub>N,L</sub>* および *CONS<sub>N,L</sub>* を使用する.*PROD<sub>N,L</sub>* を出力オペランド生成条 件,*CONS<sub>N,L</sub>* を出力オペランド消滅条件と呼ぶ. *PROD<sub>N,L</sub>* はロケーション *L* に DFG ノード *N* の 正しい出力オペランドが格納される条件を表す.ま た  $CONS_{N,L}$  は, ロケーション L に格納されている DFG ノード N の出力オペランドが必要なだけ消費 されて不要となるときの条件を表す.以下に 2 つの条 件式を示す.ただし条件式中で使用する記号の意味は 次のとおりである.ノード N の出力オペランドをロ ケーション L に格納するようなマッチの集合を  $M_{N,L}$ と記す.またノード N をカバーするマッチの集合を  $M_N$ , および DFG 中のノード N のファンアウトノー ドの集合を FO(N) と記す.

$$PROD_{N,L} = \sum_{m \in M_{N,L}} e_m + \sum_{L'} et_{N,L',L}$$
$$CONS_{N,L} = \prod_{K \in FO(N)} (c_K + \sum_{m \in M_K} e_m)$$
$$+ \sum_{L'} et_{N,L,L'}$$

出力オペランド生成条件  $PROD_{N,L}$  の右辺第 1 項 は, DFG 中のノード N にマッチした命令のうち, 出 力オペランドをロケーション L に格納するマッチの いずれかを実行する条件を表す. 右辺第 2 項は, DFG ノード N の出力オペランドをロケーション L' からロ ケーション L に転送する命令のいずれかを実行する条 件を表す.以上の説明から分かるように,  $PROD_{N,L}$ が1のとき, ノード N の出力オペランドがロケーショ ン L に格納され利用可能な状態となる.

一方,出力オペランド消滅条件 CONS<sub>N,L</sub>の右辺 第1項は,DFG 中のノード N のすべてのファンア ウト K がすでにカバーされているか,あるいは現在 のステップでカバーされようとしている条件を表す. 右辺第2項は,スピル命令あるいはレジスタファイル 間転送命令等によりロケーション L に格納されてい るノード N の出力オペランドをロケーション L' に 転送する命令を実行する条件を表す.

ただし, L がメモリで L' がレジスタファイルの場 合すなわちリロード命令のマッチに関しては,右辺第 2項の条件は適用してはならない.適用してしまうと 出力オペランド消滅条件が成立して,一度リロードし ただけで,まだ保持しておく必要のあるそのメモリ中 のオペランドを消滅させてしまい,FSM が最終状態 に到達できなくなる可能性がある.

本稿の定式化ではこのように *CONS*<sub>N,L</sub> が 1 のと き, ロケーション *L* に格納されているノード *N* の出 力オペランドはすでに不要となったものとする.この ときロケーション *L* の出力オペランド状態変数を 0 にリセットする.その結果, ノード *N* の出力オペラ ンドを格納していたロケーション *L* 内の領域が解放 され他のノードの出力オペランドを格納するのに利用 できる.

以上の 2 つの条件式を使用して,出力オペランド状態変数  $a_{N,L}$  の状態遷移関数は次式のようになる.な おスペースの都合で, $PROD_{N,L}$  を P, $CONS_{N,L}$  を C と略記してある.

$$a_{N,L}{}' = \begin{cases} 1 & (P = 1 \text{ かつ } C = 0) \\ 0 & (C = 1) \\ a_{N,L} & (それ以外) \end{cases}$$

#### 4.3.2 カバー状態変数の状態遷移関数

カバー状態変数  $c_N$  は DFG ノード N がカバーさ れたとき 1 となる.それ以外のときは前の値  $c_N$  を保 持する.カバー状態変数の状態遷移関数は次のように 表せる.なお式の中で DFG ノード N をカバーする マッチの集合を  $M_N$  と記している.

$$c_N' = \begin{cases} 1 & (\sum_{m \in M_N} e_m = 1) \\ c_N & (\text{Enly}) \end{cases}$$

4.4 複数のファンアウトを持つノードの処理 本稿の提案する手法ではコード生成を行う際,与え られた DFGをツリーに分解せず,そのまま DAG と して扱う.そのためプログラム中の共通部分式は1つ のノードにまとめられ,そのようなノードは複数の ファンアウトを持つようになる.この節では,DFG の中に複数のファンアウトを持つノードがあるとき, 本稿の提案手法がどのようにしてそのDFGを処理す るか,例題を通して詳しく説明する.

まず,どのように複数のファンアウトを持つノード の出力オペランド利用変数の値を0にリセットするか 解説する.4.3.1 項でも説明したように,ノード N に 関して出力オペランド消滅条件 CONS が成立すると き,その出力オペランドが不要になる.このとき,ノー ド N の出力オペランド状態変数が0となり,ノード N の出力オペランド状態変数が0となり,ノード N の出力オペランドがその解放された領域を上書 きできるようにする.具体的には,ノード N における 出力オペランド状態変数が0にリセットされる.次に, この様子を例を使用して説明する.図5に,複数ファ ンアウトを持つノード1を含むDFGを4つ示す.な



図 5 複数ファンアウトノードにおける出力オペランド消滅条件 Fig. 5 Output operand condition at multiple-fanout node.

おノードがすでにカバーされた場合, すなわちカバー 状態ビットがすでに1であるか,あるいはノードが現 ステップでカバーされようとしているとき , ノードの 外側を丸あるいは楕円によって囲んで示す.図5(a) では,まずノード1がカバーされているものとする. その後のステップで,ノード2および3が両方ともカ バーされたとき,ノード1のファンアウトはすべてカ バーされた状態となる.このとき, ノード1の CONS は1となり,その出力オペランド状態変数はリセット される.図5(b)および(c)では,ノード1のファン アウトのうち,まだ1つのファンアウトしかカバーさ れていないため、ノード 1の CONS は 0 である.こ のときノード1の出力オペランド状態変数は1のまま である.図5(d)は,同じステップ中にノード1,2, 3 すべてを 2 つの MAC 命令によってカバーした例であ る.このとき,ファンアウトであるノード2および3 がカバーされているため, ノード 1の CONS は 1 で あり,次のステップでノード1の出力オペランド状態 変数はリセットされる.

次に,複数のファンアウトを持つノードにおける, カバー間の重なりについて解説する.本稿の手法で は,同一ステップにおいて実行されるマッチによるカ バーの間の重なりは許される.しかしながら異なるス テップに実行されるマッチによるカバー間の重なりは, CONS 条件により間接的に禁止される.そのことを, 複数のファンアウトを持つノードにおけるカバーに 絞って例にそって説明する.図6に,複数ファンアウ トを持つノード 3を含む DFG およびそのカバー(の 一部)を3つ示した.ただし図6においてノード1お よび2は, すでに以前のステップにおいてカバーされ ており , それらの出力オペランドがロケーションに格 納されていて利用可能であるものとする.またノード 4 および 5 の入力オペランドのうち, ノード 3 からの もの以外はロケーションに格納されていて利用可能で あるものとする.このとき,図6(a),(b),(c)で示さ れたマッチが実行可能である.図6(a)には2つの MAC 命令によって, ノード 3 および 4 をカバーするマッチ M1 と , ノード 3 および 5 をカバーするマッチ M2



図 6 複数ファンアウトノードにおけるカバー Fig.6 Cover over multiple-fanout node.

が同時に実行されている様子を示す.ただし,このよ うな重なりのある2つのマッチ M1, M2の実行は, 2 つの MAC 命令が同時に同じステップで実行されたと きにのみ可能となる.仮に,同時ではなくマッチ M1 を実行した後のステップに,マッチ M2 が実行でき るか考えてみる.このときマッチ M1 を実行した時 点で, ノード 3 がカバーされるため, ノード 1 および 2 それぞれについて CONS 条件が成立し, ノード 1 および2の値は, すべてのロケーションから消されて しまう.したがって,マッチ M2 を実行しようとして も,ノード1,2の出力オペランドが利用可能ではな いため実行することができない.図6(b)および(c) のマッチはそれぞれ実行可能であるが,図6(b)に示 されているようなノード5におけるマッチを実行した 後,その後のステップで図6(c)で示されているよう なノード 3 におけるマッチを実行することは,図6(a) の例で説明したのと同様の理由で不可能である.

#### 4.5 各種制約条件

以上でコード生成用 FSM の基本的部分を示した. しかしながら,その FSM の状態探索を行っても正し い値を計算するコードは得られない.なぜなら制約条 件が満たされていないからである.

コード生成用 FSM の状態遷移の際には,守られなければならない各種制約条件がある.それらは一般に, 入力変数および状態変数の間の条件式で表される.以下にそれらを1つずつ説明する.

4.5.1 マッチ実行制約

マッチ m を実行する際には,データ依存が満たされていなければならない.すなわち,実行しようとしているマッチの各入力ノードの出力オペランドが所定のロケーションになければならない.この条件をマッチ実行制約と呼ぶ.マッチ m の入力ノードを $N_{m_1}, \ldots, N_{m_k}$ とする.マッチ m を実行するには,これらの入力ノードの出力オペランドがロケーション $L_{m_1}, \ldots, L_{m_k}$ に利用可能となっている必要があるものとする.このときマッチ m に関するマッチ実行制約 $E_m(x,w)$ は,マッチ実行変数および入力ノードの出力オペランド状態変数を使用して次のように表される.

 $E_m(x,w) = (e_m \rightarrow a_{N_{m_1},L_{m_1}} \cdot \ldots \cdot a_{N_{m_k},L_{m_k}})$ 同様に DFG ノード N における転送命令実行変数 に関するマッチ実行制約は次のようになる.

 $E_{et_{N,L1,L2}}(x,w) = (et_{N,L1,L2} \to a_{N,L1})$ 

以上の条件式では条件が満たされるときに 1 の値 をとり,条件違反のとき 0 の値をとる.コード生成 用FSM はこれらの条件を満たすような入力変数の値 のみ受け付けるようにする.各 DFG ノード N の各 マッチについて,上に示したマッチ実行制約を立て, それらの論理積をとることで,全体のマッチ実行制約 *E(x,w)*が得られる.

4.5.2 リソース制約条件

プロセッサ内の利用可能な演算器等のリソースやレ ジスタの個数はあらかじめ決められている.コード生 成では,このようなリソース制約を考慮してコードを 生成する必要がある.この節では,演算器,バス,ポー ト等の通常のリソースに関する制約について説明する. なおレジスタファイルに関するリソース制約は異なる 方法で扱うため次の項で説明する.

各クロックサイクルにおいて同時に最大 k 個の命令 まで利用可能なリソース r があるとする.また,この リソースを使用するマッチが全部で n 個あるとする. このときリソース r に関しては,それら n 個のマッ チのうち最大で k 個まで並列実行可能である.マッ チの実行および非実行は FSM の入力変数(マッチ実 行変数)の0,1の値で表されるから,これら入力変 数を使用してリソース制約を表す式を立てることがで きる.

具体的には次のようになる.リソース r を使用する マッチを表すブール変数の集合を, $\{w_1, w_2, ..., w_n\}$ とする.リソース r に関する制約が満たされるのは, これら n 個のブール変数のうち最大で k 個のブール 変数の値が 1 となる場合である.すなわち,リソース 制約は次式のように表せる.

 $P_r(w) = LTE_k(w_1, w_2, ..., w_n)$  (2) ここで  $P_r(w)$  の値は,入力値 w が制約条件を満たす ときに1,条件違反のときには0となる.各リソース r ごとの制約式  $P_r(w)$  の論理積をとることで,全リ ソース制約 P(w) が求まる.

なお制約式 (2) の論理式を積和形で表すと  ${}_{n}C_{k}$  の 数の積項が必要な巨大な式になってしまう.そこで論 文 20) で提案されたリソース制約の表現方法を利用し, 制約を直接 BDD で簡潔に表現する.この場合,制約 式をノード数が nk 程度の BDD で表現できる.

4.5.3 レジスタファイル制約条件

次にレジスタファイル制約の取扱いについて説明す る.レジスタファイル制約とは,レジスタファイル L 内の利用可能なレジスタ数(レジスタファイルの容量) が最大で k 個までという制約である.前項に示した ように一般のリソース制約は入力変数 w の論理式で 表したが,レジスタファイル制約については,出力オ ペランド状態変数 a<sub>N.L</sub> に関する論理式となる.

具体的には次のようにして制約式を立てる.レジス タファイル L のレジスタの総数を k,レジスタファ イル *L* に関する出力オペランド状態変数  $a_{N,L}$  の総数を *n* とする.このとき *n* 個の  $a_{N,L}$  のうち最大 *k* 個まで 1 の値をとることができる.すなわちレジスタファイル制約は次式で表現される.

 $Q_L(x) = LTE_k(a_{N_1,L},\ldots,a_{N_n,L})$ 

ここで  $Q_L(x)$ は,状態変数 x(出力オペランド状態 変数)が制約条件を満たすときに1,条件違反のとき には0の値をとる.レジスタファイルが複数ある場合, 各レジスタファイル Lごとに条件式  $Q_L(x)$  を立てそ れらの論理積をとることで,全レジスタファイル制約 Q(x)が求まる.

4.6 制約条件のシンボリック状態探索への適用

この節では,以上で説明した各制約条件をどのよう にシンボリック状態探索に取り込んで,制約を満足す る次状態を計算するか説明する.

まずマッチ実行制約 E(x,w) およびリソース制約 P(w) は次式のように状態遷移関係 T(x,w,y) との積 をとることで,像計算の式 (1) に取り込む.

 $R_{k+1}(y) =$ 

 $\exists x, w((T(x, w, y) \cdot E(x, w) \cdot P(w)) \cdot R_k(x))$ 

ー方レジスタファイル制約の像計算への適用方法は, 上で示した方法とは異なり,次の方法をとる.まず上 で示したマッチ実行制約 E(x,w) およびリソース制 約 P(w) を考慮した像計算の式によって現状態  $R_k(x)$ から次状態  $R_{k+1}(x)$  を計算する.この後,前節で導 入したレジスタファイル制約式  $Q(x) \ge R_{k+1}(x)$  の 論理積をとることで,レジスタファイル制約を満たし た次状態  $R_{k+1}(x)'$  を次のように計算する.

 $R_{k+1}(x)' = Q(x) \cdot R_{k+1}(x)$ 

5. アルゴリズムの高速化

前章では,コード生成用 FSM の作り方を示した.その FSM をシンボリックに状態探索することで,コード生成3つのフェーズを同時に行ったうえでステップ数最適な並列コードを生成することができる.ただしシンボリック状態探索では,扱う BDD のサイズが大きくなりすぎると処理が終了しなくなる欠点がある. この章では,コード生成用 FSM のシンボリック状態 探索を効率的に行う方法をいくつか提案する.それらを使用することでコード生成の時間を劇的に短縮する ことが可能となる.コード生成用 FSM のシンボリッ ク状態探索を効率化する際,以下の2通りのアプロー チが考えられる.

- 明らかに最適解に寄与しないような無駄な状態および状態遷移を削減する.
- 最適性を多少犠牲にしても短時間でコード生成が

終了するように状態および状態遷移を削減する. 前者ではもちろん最適解が保証される.後者はヒュー リスティックであり最適性は保証されないが,できる だけ最適解に近いコードを生成する方法を考える必要 がある.以上のいずれかのアプローチのもとで,状態 および状態遷移をどのように削減するかについては, 以下の方法が考えられる.

- 状態遷移関係 T(x, w, y) の BDD を簡単化する.
- 状態集合 R(x) の BDD を簡単化する.

以下に2つの方法をそれぞれ示す.

5.1 状態遷移関係の簡単化

状態遷移関係 T(x, w, y) の BDD を簡単化するに は,T(x, w, y) の BDD 自身を何らかの方法で簡単化 する以外に,ブール関数 H(x, w) をうまく見つけて T(x, w, y) と積をとり,それを像計算の式の中で使用 する方法があげられる.このとき  $T(x, w, y) \cdot H(x, w)$ を表す BDD がもとの状態遷移関係 T(x, w, y) をその まま用いた場合より簡単になれば,計算時間を短縮す ることができる.H(x, w) を与える方法として,たと えば以下の項目が考えられる.

- (1) 以前にすでにカバーされたノードはカバーしない.
- (2) メモリにすでに値がある場合は,スピルしない.
- (3) リロードの回数はファンアウトの数までとする.

ここでは例として,一番最初の項目について条件式 H(x,w)を立てる.前のステップですでにカバーされ た DFG ノード N は,カバー状態ビットが 1 となっ ている.このようなノード Nをカバーするマッチを 実行しなければよい.この条件は,以下のように表さ れる.ただし, $M_N$  は,ノード Nをカバーするマッ チの集合を表す.

$$H(x,w) = \prod_{N} (c_N \to \prod_{m \in M_N} \overline{e_m})$$

**5.2** 状態の簡単化

この節では状態集合 R(x) の中から不要な状態を削除し, R(x) を表す BDD を簡単化する方法を示す. kステップ目の状態  $R_k(x)$  に対して,次のようなブール関数  $G_k(x)$  を導入して簡単化された状態  $R_k(x)'$ を計算する.

 $R_k(x)' = G_k(x) \cdot R_k(x)$ 

*G<sub>k</sub>(x)* を与える方法としては,ステップ *k* とそれ 以降で考える必要のない状態を見つけ,そのような状 態を削除するような条件式を求める.

この方法の一例として,論文3),23)に提案されて いるように,状態集合  $R_k(x)$ の中からできるだけ多 くのノードがカバーされた状態のみを残して,それ以 外の状態を捨てる方法が考えられる.論文 23) で提案 された方法では,まず状態集合  $R_k(x)$ の中で最大い くつのノードがカバーされているか調べ,その最大値 Mを求める.そしてカバーされているノード数が最 大値 M から M-k(ただし k は適当な整数)の間に ある状態のみを残すような  $G_k(x)$ を用意し, $R_k(x)'$ を計算する.このようにして状態を削減した場合,必 ずしも最適解を生成するとは限らないが,コード生成 の時間を大幅に短縮し,たいていの場合最適解に近い 解を出力することが期待できる.

なお以上で説明した方法とは異なる高速化のアプ ローチも考えられる.たとえば,検証の分野で開発さ れているシンボリック状態探索に対する様々なヒュー リスティック<sup>15),16)</sup>を利用する方法が考えられる.な お本稿の実験では,論文15)のヒューリスティックを 使用した.

# 6. 実装および実験結果

本稿で提案したコード生成手法を実装し,実験を 行った.プログラムは VIS<sup>25)</sup>上に実装した.VIS は カリフォルニア大学,コロラド大学を中心に開発され た FSM 合成および検証用システムである.また実験 には,Pentium3(850 MHz)Linux および256 M バ イトのメモリを積んだマシンを使用した.

ベンチマークプログラムには, DSPStone<sup>26)</sup>を使 用した.使用したプログラムの概要を表1に示す.表 中のノード数,エッジ数および*cse*は,それぞれ DFG 中のノード数,エッジ数および共通部分式の数を表す.

コード生成対象のアーキテクチャとしては,図7に 示すようなクラスタ型 VLIW アーキテクチャを対象 とした.クラスタ型 VLIW アーキテクチャでは,各

表 1 使用した DSPStone ベンチマークプログラム Table 1 DSPStone benchmark programs.

プログラム名	ノード数	エッジ数	cse
cm	10	18	4
iir	17	22	3
cu	14	18	4





表 2 ターゲットアーキテクチャのバリエーション Table 2 Various target architectures.

	S1	R1	DP1
Α	1	4	ALU, MULT
в	4	16	ALU $\times$ 2, MULT $\times$ 2
$\mathbf{C}$	4	16	ALU $\times$ 2, MULT $\times$ 2, MAC $\times$ 2
D	2	16	ALU, MULT
Е	2	16	ALU, MULT

	S2	R2	DP2	BUS	PORT
Α		_	_	2	R1W1
В	—	_		4	R4W2
$\mathbf{C}$	—			4	R4W2
D	2	16	$2\mathrm{ALU} \times 2$	4	R4W2
$\mathbf{E}$	2	16	$MAC \times 2$	4	R4W2

;

- 1: LD M,R || LD M,R
- 2: LD M,R || LD M,R || MUL R,R,R || MUL R,R,R
- 3: MUL R,R,R || MUL R,R,R || ST R,M || SUB R,R,R 4: SUB R,R,R
- 5: MAC R,R,R,R || ST R,M
- 6: ADD R,R,R
- 7: ST R,M

# (b)

#### 図8 生成されたコードの例

Fig. 8 Example code generated by our method.

クラスタがレジスタファイルおよび複数の演算器から なる演算ユニットを持つ .

表2に,扱うアーキテクチャのバリエーションを示 す.なお表中で,S1,R1,DP1はそれぞれクラスタ 1のスロット数,レジスタファイルの容量,演算器の 種類とその数を表す.同様に,S2,R2,DP2はそれ ぞれクラスタ2のスロット数,レジスタファイルの容 量,演算器の種類とその数を表す.各クラスタでは, 最大でそのスロット数までの命令を並列実行できる. また表において,BUSはバスの本数,PORTはメモ リの READ および WRITEのポート数を表す.また DP2中の2ALUは,3入力 ADD や ADDSUB 等を 実行できる演算器である.

図8に出力されたコード例(プログラムとして iir を使用)を示す.使用したベンチマークプログラム中 の共通部分式は1つのノードにまとめ,DFGとして 構成しなおしたものを,コード生成プログラムに入力

表 **3** アーキテクチャA を対象としたコード 生成結果 Table 3 Code generation result for architecture A.

	変数数	ステップ数	探索状態数	時間
cm	62	9	$7.6 \times 10^{3}$	1.2
iir	98	12	$2.1 \times 10^4$	2.5
cu	80	10	$1.6 \times 10^4$	7.0

表 4 アーキテクチャB を対象としたコード生成結果 Table 4 Code generation result for architecture B

rabic 4	Couc g	cheration res	int for archite	cture D.
	変数数	ステップ数	探索状態数	時間
cm	62	5	$1.1 \times 10^4$	0.7
iir	98	8	$2.7 \times 10^4$	1.1
cu	80	5	$1.7 \times 10^4$	1.1

表 5 アーキテクチャC を対象としたコード生成結果

Table 5 Code generation result for architecture C.

	変数数	ステップ数	探索状態数	時間
cm	64	4	$6.7 \times 10^{3}$	0.5
iir	99	7	$2.6 \times 10^4$	1.9
cu	82	5	$1.8 \times 10^4$	2.5

表 6 アーキテクチャD を対象としたコード生成結果 Table 6 Code generation result for architecture D.

	変数数	ステップ数	探索状態数	時間
cm	92	7	$7.7 \times 10^{5}$	1.6
iir	151	8	$2.0 \times 10^6$	9.9
cu	124	7	$1.0 \times 10^6$	6.4

表 7 アーキテクチャE を対象としたコード生成結果 Table 7 Code generation result for architecture E.

	変数数	ステップ数	探索状態数	時間
cm	94	6	$6.4 \times 10^{5}$	1.6
iir	150	8	$2.0 \times 10^6$	4.5
cu	124	7	$8.8 \times 10^5$	11.1

した.また生成されたコードとしては,レジスタ番号 はまだ付けていない段階のものを示している.

表3,4,5,6,7に,アーキテクチャA,B,C, D,Eに対するコード生成の結果をまとめた.なお,表 中の変数数はコード生成用 FSM の入力変数および状 態変数の合計を表す.ステップ数は,生成されたコー ドのステップ数を表す.探索状態数は,本稿の手法に よって探索された状態数の合計を表す.表中の右端の 時間は,コード生成に要した合計 CPU 時間(単位は 秒)を表す.

以上のコード生成結果を見ると,短時間に非常に多 くの状態を探索していることが分かる.特に探索状態 数の増加に比べて,CPU時間の増加は低く抑えられ ている.また以上の実験ではヒューリスティックは使 用していない.したがってオペランドの再計算を行わ ない条件のもとで,ステップ数最小のコードを生成し た結果を示してある.参考までに論文3)の方法では, 各ステップ50状態までしか探索していないため,10 ステップの場合でも500状態しか探索していない.

# 7. 結 論

本稿では,論文2),3)と同様のアプローチに基づき,FSM を利用してコード生成を行う手法を提案した.ただし論文2),3)とは異なり,FSM の状態探索方法としてシンボリック状態探索を適用するような定式化を行った.論文21)~23)も同様にシンボリックな状態探索を利用しているが,ノードの再計算を自由に行えるようにしているためにいつオペランドが不要になるか判別が難しく,その方法が示されていない. 論文<sup>21)~23)</sup>とは異なり,本稿ではDFG中のノードのファンアウトすべてがカバーされたとき,そのノードの出力オペランドをロケーションから消滅させるような状態遷移を考えた.その結果本稿の手法ではノードの再計算できないが,DAGが扱え,さらに並列命令のカバーするノードの重なりも許されるため,制限はそれほど大きくないと考えられる.

以上の新しい定式化の有効性を実験的に確かめるた め、プロトタイププログラムを作成し、いくつかのベ ンチマークプログラムに対して実際にコード生成を 行った.その際、論文 22)、23)では扱われていなかっ たレジスタに格納された値の RAM へのスピルおよび リロードも考慮した.実験の結果、シンボリック状態 探索を使用することで、非常に多くの状態を短期間に 探索可能であることが分かった.具体的には、現実的 な命令セットを使用した場合、ノード数が10~20程 度の DFG に対しては、数秒から数十秒程度でコード 生成のすべてのフェーズを同時に行ったうえでの、ス テップ数最適なコードが生成できることが分かった. 本稿で提案したコード生成手法は、ループ本体中の、 サイズは小さいが実行回数が多い基本プロックに適用 すると効果的であると考えられる.

本稿の手法の問題点および今後の課題としては以下 の項目があげられる.まず大きな問題点として,DFG のサイズが大きい場合や命令セットが複雑な場合に, 急激に CPU 時間が増大してしまう点がある.この問 題を解決するため,コード生成用 FSM に特化したよ り効果的なシンボリック状態探索のヒューリスティッ クを開発する必要がある.またその他の課題として, 本稿の手法の適用範囲を広げるため,SIMD 命令へ対 応したコード生成手法の考案すること,また生成され たコードのパフォーマンスをさらに改善するためソフ トウェアパイプラインを適用したコードを生成手法の 考案することがあげられる.またステップ数が小さい だけでなく,コード量についてもできるだけ小さな解 を見つける方法を考案することがあげられる.さらに, 単に与えられた命令に対するコードを生成するだけで はなく,アプリケーションに特化した専用命令を自動 的に生成することがあげられる.

謝辞 パシフィック・デザイン株式会社の下郡慎太 郎氏および査読者の方々には多くの有益なコメントを いただきました.ここに感謝いたします.

# 参考文献

- Aho, V.A., Sethi, R. and Ullman, J.D: Compilers Princeples, Techniques, and Tools, Addison-Wesley (1988).
- Roemer, A. and Fettweis, G.: Flow Graph based parallel Code Generation, 4th International Workshop on Software and Compilers for Embedded Systems (SCOPES 1999) (1999).
- Roemer, A. and Fettweis, G.: Optimierte parallele Code-Erzeugung, DSP Deutschland (2000).
- 4) Paulin, P.: Design Automation Technology Challenges for Application-Specific Architecture Platforms, Keynote speech, 5th International Workshop on Software and Compilers for Embedded Systems (SCOPES 2001) (2001).
- 5) Texas Instruments: *TMS320C6000 CPU and Instruction Set Reference Guide* (Oct. 2000).
- Phillips Semiconductors: TriMedia TM-1300 Media Processor Databook (Sep. 2000).
- MOTOROLA, agere systems: SC140 DSP Core Reference Manual (2001).
- 8) http://www.bops.com/
- 9) http://www.improvsys.com/
- 10) http://www.chameleonsystems.com/
- Coudert, O., Berthet, C. and Madre, J.C.: A unified framework for the formal verification of sequential circuits, *Proc. IEEE Int. Conf. Computer Aided Design*, pp.126–129 (Nov. 1990).
- 12) Burch, J.R., Clarke, E.M., McMillan, K.L., Dill, D.L. and Hwang, L.J.: Symbolic Model Checking: 10<sup>20</sup> states and beyond, *Information and Computation*, Vol.98, No.2, pp.142– 170 (June 1992).
- Akers, S.B.: Binary decision diagrams, *IEEE Trans. Comput.*, Vol.C-27, No.6, pp.509–516 (1978).
- 14) Bryant, R.: Graph-based algorithms for boolean function manipulation, *IEEE Trans. Comput.*, Vol.C-35, No.8, pp.677–691 (1986).
- 15) Ranjan, R.K., Aziz, A., Brayton, R.K., Plessier, B. and Pixley, C.: Efficient BDD al-

gorithms for FSM synthesis and verification, Proc. IEEE/ACM International Workshop on Logic Synthesis (May 1995).

- 16) Bloem, R., Moon, I.-H., Ravi, K. and Somenzi, F.: Approximations for Fixpoint Computations in Symbolic Model Checking, *Systemics, Cybernetics and Informatics*, Orlando, FL, pp.23–26 (July 2000).
- 17) Araujo, G. and Malik, S.: Optimal code generation for embedded memory non-homogeneous register architectures, *Proc. 1995 Intl. Symp. on System Synthesis*, pp.36–41 (1995).
- 18) Liem, C., May, T. and Paulin, P.: Instruction-Set Matching and Selection for DSP and ASIP Code Generation, *EDAC-ETC-EUROASIC* 1994, pp.31–37 (1994).
- 19) Leupers, R. and Bashford, S.: Graph based Code Selection Techniques for Embedded Processors, ACM TODAES, Vol.5, No.4 (2000).
- 20) Radivojevic, I. and Brewer, F.: On Applicability of Symbolic Techniques to Larger Scheduling Problems, *Proc. European Design and Test Conf.*, pp.48–53 (1995).
- 21) Monahan, C. and Brewer, F.: Symbolic Modeling and Evaluation of Data Paths, 32nd Design Automation Conference Proceedings, pp.389–394 (1995).
- 22) Monahan, C. and Brewer, F.: Scheduling and Binding Bounds for RT-Level Symbolic Execution, *Proc. IEEE Int. Conf. Computer-Aided Design*, pp.230–235 (1997).
- 23) Monahan, C.: Symbolic Data Path Analysis, Ph.D thesis, Department of Electrical and Computer Engineering, University Of California, Santa Barbara (1997).
- 24) Haynal, S. and Brewer, F.: Efficient Encoding for Exact Symbolic Automata-Based Scheduling, *IEEE Int. Conf. Computer-Aided Design*, pp.477–481 (1998).
- 25) Brayton, R.K., et al.: VIS: A system for verifi-

cation and synthesis, 8th Conference on Computer Aided Verification (CAV '96), Henzinger, T. and Alur, R. (Eds.), pp.428–432. Springer-Verlag, Rutgers University, LNCS 1102 (1996).

26) Zivojnovic, V., Velarde, J.M., Schlager, C. and Meyr, H.: DSPStone—A DSP-oriented Benchmarking Methodology, Int. Conf. on Signal Processing Applications and Technology (ICSPAT) (1994).

# (平成 13 年 9 月 21 日受付)(平成 14 年 3 月 14 日採録)



瀬戸 謙修

1997年東京大学工学部電気工学科 卒業.1997年~1998年カリフォル ニア大学バークレイ校 CAD グルー プ交換留学生.1999年東京大学工 学系研究科電子工学専攻修士課程修

了.現在パシフィック・デザイン株式会社勤務.主に 論理合成,アプリケーション特化型プロセッサ向けコ ンパイラの研究に従事.



藤田 昌宏(正会員) 1985年東京大学大学院工学系研究 科情報工学博士課程修了.工学博士. 同年富士通入社.富士通研究所にて, VLSI CAD の研究に従事.1988年 ~1989年イリノイ大学客員研究員.

1993 年米国富士通研究所出向.VLSI CAD 研究グ ループの立ち上げ.2000 年より東京大学大学院工学 系研究科電子工学専攻教授.論理合成,論理検証,シ ステムレベル設計支援技術等の研究に従事.SpecC コンソーシアム言語ワーキンググループ主査.IEEE, ACM 会員.