

## シミュレータの高速化に関する一考察

4K-9

川北 英幸 平尾 繁晴

株式会社 東芝 システムソフトウェア技術研究所

### 1. はじめに

東芝では、TRONCHIP仕様に基づく32ビットマイクロプロセッサ TX1 および TX1 応用開発支援システムを開発中である。[1][2] この開発支援システムで開発したソフトウェアをデバッグ及びテストするためには、ホストシステムである EWS 上でターゲットシステムの TX1、メモリ、I/O の動作をソフトウェア的に模擬するシミュレータが必要である。

32ビットマイクロプロセッサ TX1 では、データ、プログラムのサイズが 1M バイト以上といった大きなソフトウェアを動作させることが予想される。この様に大きなプログラムをデバッグおよびテストする場合、命令の高速実行が極めて重要である。ところで、TX1 は複雑な命令セットを持っており、デコードの高速化に対しては特に考察が必要である。

本発表では、シミュレータの命令実行の高速化に関する一考察について報告する。

### 2. 命令実行のシミュレーション

シミュレータの命令実行は、メモリ上のプログラムの命令を 1 命令づつ順番に処理し、TX1 で行なっているパイプライン処理のシミュレーションは行なわない。

[3] そして、1 命令に対して以下に示す(1) から(3) までの処理を実際に次のような順で行なっている。

- (1) メモリにおかれているコードをフェッチし、以下に示すアドレス計算、実行処理に必要なデータ（1 命令につき 10 バイト）に変換する。
- (2) (1) の処理したデータをもとに実行する命令がメモリオペランドを持っている場合には、そのアドレスを計算する。
- (3) (1) で処理したデータ、(2) で得たアドレスをもとの命令の処理を行なう。

また、このシミュレータでは、命令シミュレーションに関して、(1) の処理を行なう命令デコーダ部、(2) の処理を行なうアドレス計算部、(3) の処理を行なう実行処理部の 3 つのブロックに分けた。

#### 2. 1 命令デコーダ

命令デコーダ部は、TX1 の命令フォーマットを解釈し、オペラントアドレス計算、実行処理が可能な形式に変換する部分である。TX1 の命令セットは 16 ビットを基本命令長としており、次のような特徴を持っている。[1]

A Study of High Speed Decode of Simulator

Kawakita Hideyuki Hirao Shigeharu

TOSHIBA Corporation Systems & Software Engineering Lab.

- (1) 同一の命令に対して複数のフォーマットを持っている。例えば m o v 命令のフォーマットは 7 種類ある。
- (2) また、命令のフォーマットを識別するオペコード部は、不連続に置かれており先頭の 16 ビットだけで命令コードを識別できない（オペラントを示すコードがオペコードの間にいる）こともある。

今回、以下の方針による命令のデコードを検討した。

- (1) 命令群を分けるビットフィールドを見て分岐し、デコードに必要な情報を得る。
- (2) 命令ビットパターンの先頭からのビットフィールドをキーとしてテーブルを引き、デコードに必要な情報を得る。

(1) の方法で、容易に作成及びコーディングを行なうことが可能であるが、いかなる命令でもデコード結果を得るために、少なくとも数回条件分岐を行なう必要がある。

(2) の方法では、命令実行時にテーブルを 1 回引くだけでデコードを完了することが出来るが、テーブルのサイズはビットフィールドの幅の 2 のべき乗に比例して増加する。

この命令セットでは、デコード処理時間の短縮化が重要であると判断し、テーブルを引く方法を用いることにした。ところが、先頭からの 16 ビットでデコードを行なうとすると命令の全フォーマット 164 種中の 71 種デコードを完了することが出来るが、デコードテーブルは 640 KB 必要となる。そこで、TX1 の全命令フォーマット中でコードが完了する命令の種類を調べた。

ビット幅	フォーマット	サイズ(KB)
8	2 2	2.5
10	2 0	10
12	6	40
16	2 3	640
$\infty$	9 3	$\infty$
合計	1 6 4	-

表 1 ビット幅とデコード完了命令数

この結果より、先頭から 8 ビットをインデックスとしてデコードした場合は、全命令フォーマットの 8 分の 1 しかデコードが完了しない、インデックスを 2 ビット増して 10 ビットをインデックスとした場合、約 2 倍の命令のデコードが完了するが、さらにインデックスを 2 ビット増やしても 6 命令しか増えないので、先頭から 10 ビットをインデックスとしてテーブルを引きデコードするのが最適であると判断した。

## 2. 2 デコーダ部の処理

デコーダ部では、さきに述べた事前評価をもとに、以下に示す方針でデコードを行なっている。

- (1) まず、先頭からの 10 ビットをインデックスとしてデコードする。10 ビットでデコード終了したものは、アドレス計算部、実行部へ制御を渡す。
- (2) (1) の処理でデコードできないものは、さらに 2 ビットを見る。この 2 ビットを見てデコードを終了したものは、アドレス計算部、実行部へ制御を渡す。
- (3) (2) の処理でデコードできないものは、残った 4 ビットを見る。この 4 ビットを見てデコードを終了したものは、アドレス計算部、実行部へ制御を渡す。
- (4) (3) の処理で第 2 項目があることがわかったものは、第 2 項目のデータもみてデコードを終了させ、アドレス計算部、実行部へ制御を渡す。

## 3. デコードテーブルの評価

今回作成したシミュレータのテーブルのサイズの正当性を評価するため、シミュレータで様々なプログラムを動かしてみて、実行した命令のデコードを完了するために必要なビットフィールドの幅を調べてみた。

今回用いたプログラムは次のようなものである。

- (1) QUICK SORT の C 言語で記述されたプログラム [4] のアルゴリズムをもとにアセンブルしたもの。今回は 10 個の数字をソートした。
- (2) (1) と同じプログラムで、TX1C コンパイラで作成したもの。
- (3) DHRYSTONE ベンチマークの C 言語で記述されたプログラムを TX1C コンパイラで作成したもの。

このようなプログラムを実際に動かして実行した命令を調べ、その命令をデコードするために必要な先頭からのビットフィールドの幅を調べたものを表 2 に示す。

ビット幅	QUICK SORT	QUICK SORT TX1CC(*)	DHRYSTONE TX1CC(*)
8	2 1 9	2 0 3	2 9 6
10	3 7 8	1 3 6	5 4 9
12	0	0	0
16	1	1	2
17 ビット以上	8 1	1 6 1	1 8 6
総実行命令数	6 7 9	5 0 1	1 0 3 3

(\*) TX1CC : TX1C コンパイラ

表 2 実行した命令数とデコードに必要な情報のビット幅

この結果から、(1) のプログラムでは、90% 近くの命令が、(2) のプログラムでは、70% 近くの命令が、(3) のプログラムでは、80% 以上の命令がこのデコードテーブルを引くだけでデコードを完了する。この結果から、ほとんどの命令がこのテーブルを引くだけでデコードが完了し、高速にデコードを行なうために有効であることがわかる。

一方、テーブルのサイズを 8 ビットに縮小した場合、(1) のプログラムでは、32% の命令、(2) のプログラムでは、40% の命令、(3) のプログラムでは、29% の命令しかデコードを完了することが出来ない。このことから、このテーブルでサーチするビットフィールドの幅を 8 ビットに縮小するとあまり効果が期待できない。一方、見るフィールドの幅を 10 ビットより大きくしても効果が期待できないこともわかった。

従って、今回評価に用いたプログラムでは、サーチする際に 10 ビットをインデックスとしてテーブルを引く方法が最も効果的であることがわかる。

## 4. 結論

今回、シミュレータの命令実行のデコーダ部で、オペコードの集中する部分のビットパターンをキーとしてテーブルをサーチする方法を用い、この部分の幅の最適値を求めた。シミュレータを作成する以前に命令のフォーマット分類で評価して、最適であると判断したビットパターンの幅が、実際にプログラムを動かして評価してみて正當であることがわかった。また、このテーブルをサーチするだけでデコードを完了できる命令は、フォーマット別に分類を行なったときよりも実際にプログラムを動かしてみるとはるかに多くなっていることがわかる。

同時に、実際に作成されるプログラムでは、オペコードが命令コードの先頭に集中するデコードの容易な命令フォーマットが多く用いられることがわかった。従って、マイクロプロセッサの持っている全命令フォーマットがデコード可能であるような大きなテーブルは必要ない。

## 5. おわりに

今回、命令デコーダ部の高速化に重点を置いて開発を行なった。今後は、命令実行部の中のアドレス計算部、実行処理部の高速化およびデバッガ部のマンマシンインターフェースの強化に焦点を置き改良を行なっていく。

## 参考文献

- [1] Ken Sakamura, "TRON VLSI CPU: Concepts and Architecture" TRON Project 1987 Springer Verlag, pp.199-238
- [2] Keiji Naimoto, Tai Sato and Akira Kanuma, "TX Series Based on TRONCHIP Architecture" TRON Project 1987 Springer Verlag, pp.291-308
- [3] Misao Miyata, Hidechika Kishigami, Kosei Okamoto, Shigeo Kamiya, "The TX1 32-Bit Microprocessor: Performance Analysis, and Debugging Support" IEEE MICRO Vol.8 No.2 pp.37-46.
- [4] Byte Editorial Staff, "High-Tech Horsepower", BYTE, July, 1987, pp.101-108.