

2N-7

データ転送オーバーヘッドの削減を主眼とした
並列処理アーキテクチャの評価

濱中 直樹 田中 輝雄

(株)日立製作所 中央研究所

1. はじめに

報告者らは、数百、数千のプロセッサを接続しても並列化効率を高く保つ並列処理アーキテクチャを提案した[1]. 本稿では、このアーキテクチャの持つ並列処理性能についての評価結果を報告する。

2. 性能評価方法

性能評価には、現在広く用いられている偏微分方程式の数値求解をとりあげ、そのなかで最も基本的な2次元ラプラス方程式のJacobi法による求解プログラムを選んだ。図1にその中枢部を示す。

評価の前に、図1のプログラムを並列処理向きに書き直す。まず、計算対象領域を複数のPE(要素プロセッサ)に分割し(図2)、分割した領域を計算するPE用のプログラムを作成する。次に、このプログラムに送信命令(SEND)、受信命令(RCV)を挿入する。通信すべきデータは図2の■で示してある。ここで、各PEがそのPEの上、下、左、右の領域を担当するPEに隣接する各辺のデータ(n個とする)をこの順番で計4n回送信の後、各PEが下、上、右、左の領域を担当するPEからこの順番で計4n回受信するようにしておく。すると、各データの送信のタイミングから4n回の送信命令・受信命令を実行するのに必要な時間がたつまではこのデータに対する受信命令が実行されず、この間に送信先のPEに到着すれば受信命令による受信処理が待たされないことになる。

このようにして作成した並列処理用プログラムをオブジェクトコードに変換し、クリティカルパスを調べ、これに相互結合ネットワークの転送時間を加味して実行時間を求める。簡単のため相互結合ネットワークの転送時間は一定値とした。

並列処理による高速化の度合いは次式で定義する正規化加速率で表すことにする。

$$\alpha = (Ts / Tp) / N = Ts / (Tp \cdot N)$$

ここで、Tsは逐次計算用プログラム(図1)の実行時間、Tpは並列処理用プログラムの実行時間、NはPE数で

```

for(i = 1; i <= m; i++) {
  for(j = 1; j <= m; j++) {
    un[i][j] = a * (u[i-1][j] + u[i+1][j])
              + b * (u[i][j-1] + u[i][j+1]);
  }
}
for(i = 1; i <= m; i++) {
  for(j = 1; j <= m; j++) {
    u[i][j] = un[i][j];
  }
}
    
```

図1 Jacobi法の中枢部





図2 計算対象領域のPEへの割当て

ある。この値は、異なるPE数の場合を比較するために加速率(Ts / Tp)をPE数で正規化した値である。

3. データ転送と命令実行オーバーラップの効果

計算対象領域を1024*1024格子に固定したときの、ネットワークの転送時間(PEが1命令を実行する時間を1にする)と正規化加速率の関係を図3に示す。

正規化加速率が一定になっている部分は、転送が送信命令の実行とオーバーラップしており、転送時間の影響が見えない部分である。PE数が多いとき、正




図3 転送時間と正規化加速率の関係
(計算対象領域の規模: 1024*1024格子)

規化加速率の低下が始まる転送時間が小さいのは、各PEが担当する領域が小さく送信データ量が少ないため、送信命令の実行回数が少ないからである。

図3によれば、1024PEの場合でも転送時間が約800命令分までは正規化加速率がほとんど低下しない。実用的な計算の規模がより大規模であることを考えると、今回評価に用いた応用分野において、提案したアーキテクチャの並列計算機では、正規化加速率の低下は実用上無視できると考えてよい。

4. 計算対象領域の規模の影響

以上により、ネットワークでの転送時間はPEでの命令実行の裏に隠せることがわかった。しかし、送信命令、受信命令という逐次型計算機には無い命令を実行することは性能低下要因になりうる。

転送時間を0としたときの、計算対象領域全体の規模と正規化加速率の関係を図4に示す。

正規化加速率はPEあたりの格子点数ではほぼ決まり、PEあたりの格子点数が多いほど高い。これは、各PEで偏微分方程式を解くための演算量が図2の■と□の数の和に比例、すなわち各PEが担当する領域の1辺のデータ数をnとして、n²に比例するのに対




図4 計算対象領域の規模と正規化加速率の関係
(相互結合ネットワークの転送時間を0とする)

し、データの送受信に必要な演算量は■の数に比例、すなわちnに比例することによる。

図4によれば、今回評価に用いた応用分野で、4096*4096格子点以上の規模(この規模は3次元問題での256*256*256格子点に相当する)があれば、PE数が数千台であっても90%以上の正規化加速率を確保できる。

5. おわりに

偏微分方程式求解プログラムを用いてデータ転送オーバーヘッドの削減を主目的にした並列処理アーキテクチャの評価を行なった。その結果、データ送信とデータ転送が十分にオーバーラップし、アーキテクチャのねらいを達成していることがわかった。また、実用規模の計算において90%以上の正規化加速率を得られることがわかった。

参考文献

[1] 田中, 濱中, 村松, “データ転送オーバーヘッドの削減を主眼とした並列アーキテクチャの提案”, 本大会予稿集掲載予定.