

1N-4

データ駆動計算機 SPMの性能評価(1)

田中一行 三浦宏喜 清水雅久 森 憲敬
三洋電機(株) 情報通信システム研究所

1.はじめに

我々は、画像処理をはじめとする広範な分野における数値演算の高速化を目的としたデータ駆動計算機 SPM (SANYO Parallel Machine) の開発を行っており、既に、高速浮動小数点演算機能をもつデータ駆動型処理エレメントとデータ駆動方式に適合した高機能メモリの並列動作を可能とした基本システムの開発を終了している。⁽¹⁾ また、C言語に準拠した言語処理系の開発により、応用プログラムの開発を容易にしている。⁽²⁾

今回、データ駆動方式に適合した画像表示プロセッサを開発することにより、演算結果の即時表示機能を付加するとともに、4台の処理エレメントを実装した実験システムを用いて性能評価を行った。その結果、特に画像処理分野において高い性能が得られ、実用性が明らかになった。⁽³⁾ 本稿では本実験システムのハードウェア構成について述べる。

2. SPM実験システム

(1) システム構成

SPM実験システムの構成図を図1に示す。基本構成要素である処理エレメント(PE)、及び高機能メモリ(FM)が、ホストインタフェース(HIF)、及び表示プロセッサ(DP)とともにネットワークインタフェース(NIF)を介してリングネットワーク(RN)に接続されている。各部は、パイプラインレジスタの連鎖を基本とするパイプライン処理ハードウェアで構成されており、36ビット×2語構成のバケットが同期式クロックに基づいて転送/処理される。基本クロックは、FMの内部及びDPの内部を除いて20MHzである。

(2) ネットワーク機構

SPMはネットワークにおけるバケットの競合を柔軟に調停する機構を備えている。NIFは、各モジュールに与えられたモジュール番号に従って、RNと各モジュールの間のバケット通信を制御する。本システムでは常にRN上のバケットを優先している。即ち、モジュールへの入力バケットとモジュール内を通過するバケットが競合した場合は前者を優先する。一方、モジュールからの出力バケットとRN上を通過するバケットが競合した場合は後者を優先するとともにネットワークキュー

(NQ)の出力を停止させ、RN上のバケットを一時的に吸収する。これによって、RN上に空きを生じさせ、しかるべき後にRN上へのバケット出力を可能にする。このように、NQはRN上で競合が生じた際に緩衝記憶となり、RNを可変長のレジスタリングとして機能させることができる。本システムのような比較的小規模な並列処理システムにおいては、このような調停機構は効果的に機能している。

3. 構成要素

(1) 処理エレメント(PE)

PEは図2に示すように、リング状のパイプライン処理ハードウェアとなっている。パイプライン段数は最小18段であり、キュー(Q)には最大894語を吸収することができる。命令実行部(EXE)は32ビット浮動小数点演算などをサポートしており、単一PEの場合2項演算換算で5MFLOPSの処理能力をもっている。また、EXEはデータを一時的に格納するためのローカルメモリ




図1 SPM実験システムの構成




図2 PEの構成

(LM)を備えている。発火制御部(FC)はハッシュ方式によってオペランドの待ち合わせを行い、プログラム記憶部(PS)はノード情報の付け替え、コピー、定数付与などを行う。

(2) 高性能メモリ(FM)

FMはデータ駆動方式に適合した4Mバイトの大容量メモリである。FMの構成図を図3に示す。ポインタリンクテーブル(PLT)及びポインタテーブル(PT)によってノード番号をデータメモリ(DM)へのポインタに変換する。また、PLT内でPTへのリンクを連鎖させておくことにより、1度のアクセスで複数のデータを一括して読み出すことができる。さらに、ポインタ増分テーブル(PDT)によって、アクセスするたびにDMへのポインタを自動的に更新する。これら各部における処理はパイプライン的に実行される。また、これらのメモリアクセス処理と並行してリターンノードテーブル(RNT)によってノード情報を付け替える。

以上のようなアドレスの自動生成・更新機能によってメモリアクセスのオーバーヘッドを大幅に軽減することができる。また、このような機能はストリーム型のパイプライン処理においても有効である。⁽¹⁾

なお、FMのパイプライン処理レート(メモリアクセスレート)は200nsec/バケットである。

(3) 表示プロセッサ(DP)

SPMの高速演算能力を生かすためには、演算結果をディスプレイに即時表示する機能が必要である。また、高性能画像処理システムの構築のためには、柔軟な表示制御機能、文字発生機能などが不可欠である。このような要求を満たすために、フレームメモリへの描画、及び表示制御などのあらゆる処理をデータ駆動型プログラムのノード実行という形式で行える新規な画像表示プロセッサ(DP)を開発した。

DPの構成を図4に示す。PEにおける演算結果の描画は、FMと同様の機構によってパイプライン的に実行される。即ち、ポインタリンクテーブル(PLT)、及びポインタテーブル(PT)を用いてノード番号から描画アドレスを得ることができる。描画アドレスは、描画のたびに自動的にインクリメントされる。また、マッチングメモリ(MM)によって、描画アドレスと描画データの待ち合わせを行うことにより、ランダム描画も可能である。

DPのパイプライン処理レートは298nsec/バケットであり、描画禁止期間を考慮しても、512×512×16ビットの階調画像を最小約88.6msecで描画することができる。このような高速描画機能により、PEの演算結果をディスプレイにリアルタイム表示することができる。

一方、表示ウィンドウの制御、ルックアップテーブルの制御などの表示制御、及び文字、線分などの低水準のパターン描画は、マイクロプロセッサを導入しファームウェアによって実現した。フレームメモリには図形パ




図3 FMの構成




図4 DPの構成

ーン用の複数のプレーンを設け、PEによって描画された画像に文字・図形等を重畳表示することを可能にしている。

このように、DPは高速かつ高水準の描画機能、低水準の図形描画機能、及び柔軟な表示制御機能を備えている。これらの機能は、PE、FMにおける処理と並列に実行される。

4. おわりに

SPMの性能評価に先だって、SPMのハードウェア構成とその特長について述べた。

今回、表示プロセッサの開発により、高速数値演算、大容量メモリアクセス、及び画像表示処理の並列実行が可能になった。これによって、SPMは大規模な演算、記憶、表示を必要とする種々の応用分野に適用が可能であると考える。詳細な性能評価については文献(3)を参照されたい。

本研究を御指導、御支援していただいた関係各位に厚く感謝する。

参考文献:

- (1) 田中他: “データ駆動計算機SPMの試作”, 情報処理学会第36回全国大会講演論文集7B-5.
- (2) 西川他: “データ駆動計算機SPMのコンパイラ”, 同7B-6.
- (3) 岡本他: “データ駆動計算機SPMの性能評価(2)”, 情報処理学会第37回全国大会講演論文集.