

3Q-1

CSGモデルの高速面画作成用ハードウェア・プロセッサの開発

三上貞芳、内堀勝章、嘉数侑昇、沖野教郎  
(北海道大学)

1.はじめに

CAD技術の高度化の流れとして、ソリッドモデラーにより定義された形状をより写實的に、かつ、対話的な速さで出力すること、すなわち高速面画作成の技術が強く要求されている。

ソリッドモデルの主流の一つであるCSG表現法<sup>1)</sup>(以下CSGと記す)により定義された形状を面画表示する場合、その過程において形状の表面を得るための集合演算が必要であり、それが高速表示を困難にしている一因となっている。

このため、一般には多面体化等の近似手法を用いているが、この場合画像の質が落ち好ましくない。より写實的に表現するためには、光線追跡(探索)法を適用し、面画表示することが望ましい。本研究では、CSGに光線追跡法を適用する場合の処理の並列性、パイプライン性に着目し、その過程を高度にハードウェア化することによる高速処理化を目的として、高速面画作成専用プロセッサの開発を行ない、主要な部分の試作を行なったので報告する。なお、形状モデラーにはTIPS-1<sup>1)</sup>を用いた。

2.システム構成

CSGに光線追跡(探索)法を適用した場合、各PIXELを通る視線に対する処理は以下の3つに分けられる(図2参照)。

①交点計算: 形状を構成する個々のプリミティブの、視線上的存在領域を求める数値計算。具体的には表面との交点を求め、領域の端点とする。

②集合演算: ①で得られた領域の形状集合演算を行ない、モデリング形状の真の存在領域を得る。

③輝度計算: ②で得られた真の領域の中の最近点(可視面)を取り出してshadingする。

これら3つの処理間のデータの流れは常に1方向で、1次元領域を示す1組の数値の列という簡単なものである。また個々の処理内容は互いに独立であ

り、最適化及び単純化に適したものと見える。このことは、ハードウェア化に対して有利である。

従ってシステム構成としてはこれら3つを機能ユニットとしてその間をパイプライン結合する形式とする(図1参照)。これにより、高速性を実現するのみならず、専用マシンでは困難とされていたシステムの改良の可能性を容易に実現している。すなわち集合演算部以後に渡される情報は扱っている曲面が何次であろうと変らないゆえ、交点計算部の入れ替えだけで種々の曲面を扱うCSGモデラーに対応することが可能である。以下上記3つのユニットの構成を説明する(図4)。




図2. CSGに対する光線追跡法

3.集合演算部(SP: Set operation Processor)

集合演算部はCSGモデルについて恒久的な処理であり、これを高速化することは数値計算部の能力の向上等のシステムの将来的な性能を考える上で重要である。本研究ではハードウェアの特色である処理の並列性、単純な処理に対する高速性を生かした形状集合演算アルゴリズムを開発し、実際に回路を実現した。

形状集合演算は、和演算のみのような単純な場合には単なるソートの問題になるが、一般のCSGモデラーにおいては、和差積演算に加えて形状の内外の指定を含んでおり、処理は複雑で手間がかかる。

ところで、1視線に対する1次元上での形状集合演算に注目すると、それは個々の領域を示す端点の消滅、追加を判断する手続きであると考えられる。この考えかたをもちいて、ハードウェア化可能なシンプルな集合演算アルゴリズムを開発した。




図1. データの流れ

本アルゴリズムの基本は、バッファに保存されている、ある時点で存在する領域と、新たに加える領域の端点同士を比較し、結合オペレーション（集合演算）の示す規則に従って、その4つの点で囲まれた領域の内のどこを新たな領域とするかを決定し結果をバッファへ戻す、という過程である。例として形状の外部との積集合を行なうオペレーションの過程を、図3に示す。オペレーションは全部で10種類である。

開発したハードウェアは、4点の同時比較と結果による分岐を1マイクロ命令で行ない、その分岐先で有効な領域を与える機構となっており、専用ハードウェアによりこれらを効率良く行なう。




図3. 集合演算の例

4. 交点算出部 (IP: Intersection Processor)

現在システムは2次曲面プリミティブまでを対象としている。CSGモデラーの最小単位としてのプリミティブは、六面体など一般的に一つの不等式では表現できないものが多い。本システムは、前処理としてモデラーのプリミティブを2次曲面プリミティブの集合演算による結合に分解する。これによりこのユニットの処理は以下のように単一化される。

プリミティブの内部は、

$$F(x,y,z) = ax^2 + by^2 + cz^2 + dxy + eyz + fzx + gx + hy + iz + j < 0$$

を満たす (x,y,z) であると定義される。ただし、ここで a,b,c,d,e,f,g,h,i,j, は係数。

視点 p、視線ベクトル q の、視線 t

$$t = (x,y,z) = K \cdot q + p$$

と形状 F との交点の、視点からの距離 K を求めること、すなわち存在領域を得ることは、K に関する2次方程式を解く数値計算に帰着する。そこで本研究では、面画作成の過程としての2次方程式を高速に求めるアーキテクチャを考え、実際に試作を行なった。

応用上、精度は 16 bit 程度で十分である。これにより、徹底したテーブル演算方式を実現することができた。まず、不可避な処理は平方根であり、これを完全にテーブル化し参照のみで求められるようにしている。同様に、除算も逆数テーブルを利用することで行なう。

この結果、およそ 200 μs 以内で、2次方程式の解は求められる。

5. 輝度計算部 (DM: Display Manager)

上記2つのユニットが1視線に対してプリミティブ個数だけ処理を行なうのに対して、このユニットは1回しか実行されない。最近点を得るための線形探索の時間、および shading のための乗、加算の時間は十分であると予想できるため、現時点では専用アーキテクチャによる徹底的な高速化は図らず、汎用のマイクロコンピュータシステムを利用する。

6. 試作機、その性能評価

以上示した "IP", "SP" の試作を行ない、マイクロコンピュータをホストとしてシステムを構築した。使用した素子は、一部高速乗算器、加算器を使っているほかは、TTL LSシリーズを主体としている。現在集合演算の出力までの性能測定を行なっているが、ソフトウェアによるシミュレーションを行なった結果では、大型計算機 HITACM-280 による面画作成に比較して、CPU-TIME で 1/25 程度の性能を有していると予想される。

7. おわりに

開発した CSG モデルの面画作成専用プロセッサの、システム構成、方法論について述べ、主要なユニットを試作することで実現可能性を示した。本論のアーキテクチャは、いかなる曲面をも扱える拡張性、面画作成の過程の高度なハードウェア化を実現しているが、さらに、プロセッサ全体の並列化をも可能としている。今後は "DM" を実現し、画像出力を得るとともに、マクロな並列処理プロセッサとしてのアーキテクチャに押し進めていく予定である。

参考文献: 1) 沖野、嘉数、久保: 自動設計プロセッサ TIPS-1 の開発、精密機械 44 巻 3 号

2) Aterton, P., "A Scan-Line Hidden Surface Removal Procedure for Constructive Solid Geometry", Proceedings of SIGGRAPH, 1983.




図4. システム構成