

逐次型推論マシンCHI小型化版のハードウェア

5B-8

幅田伸一、中崎良成、梅村 護  
日本電気(株)C&Cシステム研究所

**はじめに** 通産省第5世代計算機プロジェクトの一環として、高性能PrologマシンCHI [1]の小型化版を開発中である。小型化版CHIは、使用素子をCMLからTTLとCMOSに変更し、1メガビットDRAMを採用することで、デスクサイド・タイプの計算機システムにする予定である。しかし、使用素子を高速のCMLからTTLとCMOSに変更したため、マシン・サイクル・タイムが増加した。マシン・サイクル・タイムの増加は、小型化版CHIの性能を低下する。本稿では、CML版CHIと同性能にすることを目標に、小型化版CHIで新たに導入したハードウェア機能について報告する。

**小型化の概要** 小型化版CHIは、CMOSゲートアレイによるLSI化と、CML素子より集積度の高いTTL素子の使用により、プロセッサ部を基板4枚にしている。また、主記憶部は、1メガビットDRAMの採用と、高密度実装技術の導入により、基板18枚にしている。CML版CHIと小型化版CHIのハードウェア構成の比較を第1表に示す。

**小型化により発生した問題点** 高速のCML素子からTTLとCMOS素子への変更は、ゲート当たりの遅延時間増加を意味する。プロセッサ部の主記憶アクセス速度を改善するキャッシュメモリのアクセス時間で比較すると、CML素子使用のものに比べ2倍の時間が必要となる。ゲート遅延時間とキャッシュメモリのアクセス時間を中心にCML素子とTTL、CMOS素子を比較した結果を第2表に示す。

キャッシュメモリのアクセス時間から分るように、小型化版CHIでは、CML版CHIのマシン・サイクル・タイムを実現できない。

**マシン・サイクル・タイム増加の対策** CHIが実行対象としているPrologは、実行環境の生成、消去を頻繁に行う。これらの処理は、メモリ・アクセスを伴う処理であり、メモリ・アクセス時間が、処理時間に与える影響は大きい。小型化版CHIでは、マシン・サイクル・タイムをキャッシュメモリのアクセス時間に近づけ、メモリ・アクセス時間の増加による性能低下を最小にするように努めている。この結果、小

型化版CHIのマシン・サイクル・タイムは、キャッシュメモリのサイクル・タイムである170nSecとしている。さらに、170nSecのマシン・サイクル・タイム中で実現できるハードウェア機能を追加し、1つの機械語命令を実行するのに必要なマシン・サイクル数を減らしている。以下、性能改善の為に導入したハードウェア機能とその効果について説明する。

**新ハードウェア機能** マシン・サイクル・タイムをキャッシュメモリのアクセス時間から決定したので、小型化版CHIでは、各機械語命令の実行に必要なマイクロステップ数を、メモリ・アクセス回数に近づけるように努めている。この為に、小型化版CHIでは、

- ・機械語命令先取り用アドレス演算の一部をハードウェア化
- ・4個のメモリ・アドレス・レジスタの設置
- ・タグを使用した条件分岐機能の強化

のハードウェア上の改造を行っている。

第1表 CML版CHIと小型化版CHIのハードウェア構成の比較

比較項目	CML版CHI	小型化版CHI
使用素子	CML	TTL CMOS
基板枚数	256 Kbit DRAM	1 Mbit DRAM
プロセッサ部	81枚	4枚
主記憶部	約110枚	18枚
マシン・サイクル	100nS	170nS
データ幅	36ビット	40ビット
主記憶容量	64MW (256MB)	128MW (640MB)
キャッシュメモリ容量	8KW (32KB)	32KW (160KB)
マイクロ命令幅	80ビット	78ビット
制御メモリ容量 (WCS容量)	11KW (110KB)	16KW (約160KB)

第2表 CML素子とTTL、CMOS素子の比較

比較項目	CML素子	TTL、CMOS素子
ゲート遅延時間	700pS	CMOS 2nS TTL 3.5nS
キャッシュメモリ アクセス時間	75nS	150nS

**機械語命令先取り用アドレス演算機能** CHIでは、Prologの述語呼出し、引数、複合体の要素毎に、専用の機械語命令を用意している。この為、各機械語命令の処理は、2、3回のメモリ・アクセスを伴った簡単な処理が多い。従って、機械語命令の読み出しとOPコードの解釈によるマイクロ・ステップ数の増加は、処理速度を著しく低下させる。この為、CML版CHIでも、機械語命令先取り用バッファを備えていた。[2]小型化版CHIでは、この機械語命令先取り用バッファの最適化と先取り機械語命令のアドレス演算機能のハードウェア化を行っている。アドレス演算ハードウェアにとって、分岐命令の処理が問題となる。小型化版CHIでは、無条件相対番地分岐命令の分岐先アドレス演算機能をハードウェア化している。このハードウェア化により、述語読み出し(call)、クローズのインデクシング(try, retry, trust)系の命令のステップ数が減っている。その他の分岐命令に対するアドレス演算は、マイクロ制御のもとで行う。

**メモリ・アドレス・レジスタの複数化** メモリ・アドレス・レジスタを複数化する事は、マシン・サイクル・タイムの増加につながる。しかし、アドレス・セット操作を省略できる場合が多く、マイクロステップ数減少による性能改善が期待できる為、小型化版CHIでは、メモリ・アドレス・レジスタを4個とする。この結果、構造体要素の処理用機械語命令(unify命令)が使用するポインタが、メモリ・アドレス・レジスタに常駐し、マイクロステップ数減少の効果を上げている。更に、機械語命令先取り用に、専用のアドレス・レジスタを用意する。このように、メモリ・アドレス・レジスタを4個にし、機械語命令先取り用アドレス・レジスタを設置したことは、メモリ・アドレス・レジスタにアドレスをセットするマイクロステップを取り除く効果がある。結果として、メモリ・アクセスを行うマイクロステップの割合が増加し、機械語命令の実行に必要なマイクロステップ数をメモリ・アクセス回数に近づけている。

**タグ分岐機能の強化** タグ・アーキテクチャを採用しているCHIでは、タグを使用した条件分岐機能が、性能に大きく貢献している。このタグを使用した条件分岐機能を、タグ分岐機能と呼んでいる。小型化版CHIでは、このタグ分岐機能を、単なるタグのチェックではなく、同時に、演算器を使用したバリュウ部のチェックも含む機能に拡張する。拡張したタグ分岐機能は、述語呼出し側と呼出された側の引数のタグの組合せとバリュウ部の比較結果による4方向の分岐機能である。この分岐機能の使用例を、第3表に示す。この拡張により、ユニフィケーション処理の成功/失敗の判定、変数同士のバインディング操作時のポインタの方向の決定に必要なマイクロステップ数が減少して

いる。

**小型化版CHIの性能** 上記新ハードウェア機能の導入による性能改善の効果を機械語命令単位でもとめた結果を第4表に示す。マイクロステップ数は、CML版CHIより減少していることが分る。マシン・サイクル・タイムの増加を考慮しても、CML版CHIよりも処理時間が減少している機械語命令が存在する。この事は、応用プログラムにより、小型化版CHIでも、CML版と同程度の性能が期待できることを示している。

**まとめ** 使用素子の変更によるマシン・サイクル・タイムの増加は、小型化版CHIにとって、性能低下の要因であった。特に、CHIにおいて、メモリ・アクセス時間が性能に与える影響が大きいため、小型化版CHIでは、マシン・サイクル・タイムをキャッシュメモリのアクセス時間に近づけ、マシン・サイクル・タイム増加によるメモリ・アクセス時間の悪化を小さくするように努めた。さらに、ハードウェア機能を強化することで、機械語命令の実行に必要なマイクロステップ数を、メモリ・アクセス回数に近づけ、マシン・サイクル・タイム増加の影響を軽減することに努めた。この結果、一部の機械語命令では、CML版CHIより高速になった。しかし、処理時間が増えた機械語命令も多く、全体の性能を評価する必要がある。

参考文献

- [1] Nakazaki et al.; "Design of a High-Speed Prolog Machine" Computer Architecture, 1985
- [2] 幅田 他; 高性能PROLOGマシン(CHI)の機械語命令先取り方式についての考察

情報処理学会第32回全国大会

第3表 小型化版CHIのタグ分岐機能

タグの組合せ	バリュウ部の関係	分岐先の処理
atom = atom	等しい	次の機械語命令呼出し
	異なる	fail処理
nil = nil	---	次の機械語命令呼出し
lunb = lunb	Xa > Xb	変数Xaから変数Xbへポインタを遷る
	Xa < Xb	変数Xbから変数Xaへポインタを遷る

第4表 CML版CHIと小型化版CHIの機械語命令におけるマイクロステップ数の比較

機械語命令名	CML版CHI	CHI小型化版	メモリアクセス回数
get permanent variable	2	2	2
get temporary variable	2	1	1
get permanent value	5	3	2
get temporary value	3	1	1
get list	2	1	1
get structure	6	3	2
put permanent variable	3	2	2
put temporary variable	3	2	2
put permanent value	4	3	2
put temporary value	3	1	1
put list	3	1	1
put structure	5	2	2
unify permanent variable	4	3	3
unify temporary variable	4	2	2
unify permanent value	5	3	3
unify temporary value	5	2	2
unify list	2	1	1
unify structure	6	3	2