

# 再構成可能配線構造検討のための性能評価環境の構築

森岡 俊樹<sup>1,2</sup> 山本 浩平<sup>1,2</sup> 密山 幸男<sup>1,2,a)</sup>

**概要：**再構成可能デバイスはその構造的な特徴から配線部が面積効率や動作速度に与える影響が大きくなるため、再構成可能アーキテクチャ開発において、配線構造を慎重に検討することが必要である。粗粒度再構成可能アレイは、FPGA等の細粒度型と比較して高い面積効率と電力効率が期待できることが知られている。しかし、面積効率を追及するあまりに配線リソースを削減しすぎると、マッピング効率が低下して必要なアレイサイズが大きくなり、結果的に面積効率の低下につながる。さらに、ルーティングが複雑になることで、経由スイッチ数に依る配線遅延が大幅に増大する。そこで本稿では、再構成可能配線構造を検討するうえで、高い精度で配線遅延や面積を評価することができる環境を構築した。本評価環境を用いることにより、配線構造のタイプと配線リソースをパラメータ化して定義することで、自動配置配線処理によるアプリケーションマッピング結果から、配線構造の有効性を定量的に評価することが可能である。

**キーワード：**再構成可能デバイス、配線構造、評価環境、自動配置配線、アーキテクチャ探索

## 1. はじめに

FPGAに代表される細粒度再構成可能アレイがLUT (Look-Up Table) ベースの基本要素 (Logic Element: LE) で構成されることに対して、粗粒度再構成可能アレイ (Coarse Grained Reconfigurable Array: CGRA) は演算器ベースの基本要素 (Processing Element: PE) によって構成される。CGRAは、ターゲットアプリケーションがアーキテクチャに適合する場合は高い面積効率や動作速度を実現することが可能であるが、再構成可能デバイスの構造的な特性上、配線部が面積効率や動作速度に与える影響は大きい [1][2]。

配線リソースが少ない場合、配線部のスイッチ数が減少する。そのため、FIRフィルタのような配線が簡易なアプリケーションを実装する場合には、高い面積効率と動作速度を実現することができる。しかし、FFTのように演算器間の配線接続が複雑なアプリケーションを実装する場合には、配線リソースが乏しいと、必要なアレイサイズが大きくなり、結果的に面積効率が大幅に低下する。また、大きく迂回するパスが発生することにより、動作速度が著しく低下することが予測される。

一方、配線リソースが多い場合、配線部のスイッチ数は増加する。しかし、配線の複雑なアプリケーションをマッ

ピングするときには配線リソースが少ない場合に比べて小さいアレイサイズでのマッピングが可能であるため、結果的に面積効率が向上する。また、経由スイッチ数が減ることによって動作速度の向上が見込める。一方、配線の簡易なアプリケーションをマッピングする場合には、配線スイッチの面積・遅延オーバーヘッドの大きさが影響し、配線リソースが少ない場合に比べて面積効率と動作速度ともに低下することになる。

また、配線構造が異なると同程度の配線リソースであっても、面積効率や動作速度が大きく異なる。また、再構成可能アレイの特徴として、アプリケーションマッピング (配置配線) の結果によっても面積や遅延が大きく変わる。そのため、配置配線ツールを用いた実際のアプリケーションマッピング結果から配線構造を定量的に評価することが重要である。

本研究では、配線構造と配線リソースをパラメータ化して定義することで、配線遅延や面積の高精度な評価を行うことができる環境を構築した。本環境により、アプリケーションマッピング結果から、配線構造の性能を高精度に評価することが可能となる。

## 2. 配線構造の定義

### 2.1 直接接続型配線構造

直接接続型配線構造は、MorphoSys[3]やMATRIX[4]等で採用されており、長さの異なる複数種類の直接配線によりPE同士が接続される配線構造である。図1に直接接続

<sup>1</sup> 高知工科大学

Kochi University of Technology

<sup>2</sup> 独立行政法人科学技術振興機構, CREST  
CREST, JST

<sup>a)</sup> mitsuyama.yukio@kochi-tech.ac.jp




図1 直接接続型配線構造

型配線構造を示す。図1では直接配線を双方向で表しているが、実際には片方向の直接配線がペアになっている。図1に示す配線構造は、1つ隣のPE同士を接続する配線長1のL1配線を1セットと、2つ隣のPE同士を接続する配線長2のL2配線を1セットもつ直接接続型配線構造である。直接接続型配線構造は配線パラメータとして、配線長とその本数を定義する。図1に示す直接接続型配線構造のパラメータを  $(L1) \times 1, (L2) \times 1$  として表す。

直接接続型配線構造では、PEは演算リソースとして使用しつつ、ルーティングパスの経路を1本まで許す。直接接続型配線構造は、他の配線構造に比べて配線自由度は低下するがスイッチ数が少なくなる。アプリケーションをマッピングした結果、多数の直接配線を経由するパスが存在しない場合には、高い面積効率と動作速度を実現する。一方、複数の直接配線を通るパスが多くなるようなアプリケーションマッピングにおいて、演算リソースとして使用できないPEが多数発生するため、面積効率と動作速度ともに著しく低下する。

## 2.2 バス型配線構造

バス型配線構造は、DRP[5]やHSRA[6]、RaPiD[7]等で採用されており、PE同士がコネクションブロックとスイッチブロックを介して接続される配線構造である。本研究では、[8]で提案されている片方向のバス型配線構造に適した構造を用いる。片方向バス型配線構造を図2に示す。スイッチブロック中の太線は、スイッチを1個もつ配線を表す。 $L=2, N=1$ のバス型配線構造は、2個先のPEまでスイッチを介さず接続可能な配線長2のバス配線が1系統あることを表し、 $L=3, N=1$ のバス型配線構造は、3個先のPEまでスイッチを介さず接続可能な配線長3のバス配線が2系統あることを表す。バス型配線構造は配線パラメータとして、バス長Lとそのセット数Nを定義する。

バス型配線構造は、直接接続型に比べて配線部の面積が大きくなるが、配線自由度が高いことが特長である。このため、バス型配線構造は、直接接続型配線構造では複数の直接配線を通るパスが多くなるアプリケーションマッピン




図2 バス型配線構造

グにおいて、直接接続型配線構造より高い面積効率と動作速度を実現する。他方、複数の直接配線を通るパスが少なくなるようなアプリケーションマッピングにおいて、配線部の面積・遅延オーバーヘッドが大きいバス型配線構造は、直接接続型配線構造に比べて面積効率や演算性能が低くなる。

## 2.3 複合型配線構造

複合型配線構造とは、前述のバス型配線構造において隣接するPE同士を接続する隣接配線を追加した提案配線構造である。図3に複合型配線構造を示す。隣接配線はバスを経由することなく、1つ隣のPEとの接続のみが可能である。複合型配線構造は配線パラメータは、バス型配線構造と同様のバス長Lとそのセット数Nを定義する。複合型配線構造は、直接接続型配線とバス接続型配線の特長を併せ持つ。

## 3. 評価環境の構築

### 3.1 評価用ツールフロー

構築した評価環境を図4に示す。アプリケーションネットワークリストは、動作合成により生成されたものを使用する。配線構造の種類と配線パラメータ、アレイサイズから、スクリプトによって配置ツール用にアーキテクチャ定義と遅延定義が自動生成される。配置ツールにより定義したアーキテクチャに対してアプリケーションネットワークリストを自動




図3 複合型配線構造




図5 PEの構成例

```

module TOP_ARRAY( /* 入出力信号 */ );
  PE PE_R00C00( /* PEの入出力信号*/ ); // 0行0列
  PE PE_R00C01( /* PEの入出力信号*/ ); // 0行1列
  :
endmodule

module PE( i0, i1, out );
  input i0, i1;
  output out;
  MUX MUX( .a(i0), .b(i1), .x(out) );
endmodule
  
```

```

(CELLTYPE "MUX")
(PORT a 0.1)
(PORT b 0.1)
(IOPATH a x 0.1)
(IOPATH b x 0.1)
(DEVICE x 1)
  
```

(b) 遅延定義

(a) アーキテクチャ定義

図6 アーキテクチャ・遅延定義のフォーマット (配置)




図4 自動配置配線と遅延評価の詳細フロー

配置する。アーキテクチャのパラメータから配線ツールのアーキテクチャ・遅延定義関数を自動生成することで、配線ツール用のアーキテクチャと遅延を定義する。また、スクリプトにより配置ツール用から配線ツール用にアプリケーションネットリストを自動変換する。アーキテクチャ・遅延定義とアプリケーションネットリスト、配置結果から配線ツールによる自動配線を行う。自動配置配線により得られた結果から実装面積やクリティカルパス遅延を算出することで、配線構造を定量的に評価することのできる環境を構築した。

本研究では、自動配置配線は立命館大学開発の自動配置配線ツールを用いる。

### 3.2 自動配置ツール

自動配置アルゴリズムは、Simulated Annealing (SA) 法のアルゴリズムを採用しており、アプリケーションマッピング時の総遅延をコストとしている。




図7 アプリケーションの例

自動配置ツール用のアーキテクチャ定義ファイルと遅延定義ファイルのPEの記述フォーマットを説明するために、図5にPEの構成例を示す。実際にはPEには演算器等が含まれるが、図5では説明のために、PEの内部はマルチプレクサ(MUX)のみに簡略化している。

図5のPEを、配置ツール用のアーキテクチャ定義ファイルおよび遅延定義ファイルに記述した例を図6に示す。配置ツール用のアーキテクチャ定義ファイルは、Verilog HDLに準拠したフォーマットで記述され、アーキテクチャを階層的に記述できる。しかし、assign文やalways文は使用できず、モジュール呼び出しのみによってアーキテクチャを定義する。配置ツールでは座標の概念がないため、座標情報を含んだインスタンス名をスクリプトにより生成する。配置ツールの遅延定義ファイルは、Standard Delay Format (SDF)に準拠し、各要素の入出力ポートの遅延と要素内部での遅延を設定可能である。

図7に示すアプリケーションのデータフローグラフ(Data Flow Graph: DFG)を定義する配置ツール用のネットリスト記述を図8に示す。配置ツール用アプリケーションネットリストも、アーキテクチャ定義と同様のフォーマットで記述される。

```

module application ( i0, i1, i2, out );
  input i0, i1, i2;
  output out;
  wire net0;
  PE MLT ( .IN0(i0), .IN1(i1), OUT0(net0) );
  PE ADD ( .IN0(i2), .IN1(net0), OUT0(out) );
endmodule

```

図8 アプリケーションネットリストのフォーマット (配置)

```

void rrginit(){
  ws[0].type = input;           // i0の定義
  ws[0].x= 0; ws[0].y = 0;
  ws[0].i= 0; ws[0].w = 1;

  ws[1].type = input;           // i1の定義
  ws[1].x= 0; ws[1].y = 0;
  ws[1].i= 1; ws[1].w = 1;

  ws[2].type = output;          // outの定義
  ws[2].x= 0; ws[2].y = 0;
  ws[2].i= 0; ws[2].w = 10;

  putsw(input,0,0,0,mux2alu,0,0,0); // i0->out
  putsw(input,0,0,1,mux2alu,0,0,0); // i1->out
}

```

図9 アーキテクチャ・遅延定義関数 (配線)

表1 配線定義のための構造体変数のメンバ

| メンバ  | 概要            |
|------|---------------|
| type | 配線の種類 (入力や出力) |
| x    | PE の X 座標     |
| y    | PE の Y 座標     |
| i    | PE 内の 配線識別番号  |
| w    | 遅延コスト         |

### 3.3 自動配線ツール

自動配線ツールは negotiation ベースのアルゴリズムで、配置ツールと同様に総遅延をコストとする。自動配線ツールには、配置ツールのようなアーキテクチャ定義ファイルや遅延定義ファイルは存在せず、rrginit 関数によってアーキテクチャ定義と遅延定義を行う。図5のPEのアーキテクチャ定義と遅延定義を行う rrginit 関数の記述を図9に示す。rrginit 関数は、構造体 ws により配線を定義し、putsw 関数により各配線をスイッチで接続することでアーキテクチャを定義する。配線定義の構造体 ws のメンバを表1に示す。putsw 関数には、配線の種類、PE の x 座標、PE の y 座標、PE 内の識別番号を接続元の配線、接続先の配線の順に引数として渡す。

図7に示したアプリケーションの配線ツール用のネットリストの記述を図10に示す。配線識別番号 i は、PE 内と同じ種類の配線が複数存在する場合にそれらを識別するために定義される。

### 3.4 面積・遅延算出

本稿では、これまでは配線間の接続をスイッチとして説明してきたが、実際には MUX により実現する。MUX は

```

// 配線名 PE(source) fan-out数 PE(target1) PE(target2) ...
i0 input 1 PE0.i0
i1 input 1 PE0.i1
i2 input 1 PE1.i1
net0 PE0.out 1 PE1.in0
out PE1.out 1 output

```

図10 アプリケーションネットリストのフォーマット (配線)

表2 評価用アプリケーションの演算器数

| 評価用アプリケーション    | 演算器数 |
|----------------|------|
| 7 タップ FIR フィルタ | 15   |
| 8 点 FFT        | 36   |
| DCT[11]        | 46   |

表3 配線パラメータとチップ面積

| 配線構造  | パラメータ                | チップ面積 [mm <sup>2</sup> ] |
|-------|----------------------|--------------------------|
| 直接接続型 | (L1)x2               | 0.37                     |
|       | (L1)x2,(L2)x1,(L4)x1 | 0.43                     |
| バス型   | L=2,N=1              | 0.39                     |
|       | L=4,N=2              | 0.72                     |
| 複合型   | L=2,N=1              | 0.42                     |
|       | L=4,N=2              | 0.75                     |

入力数に応じて面積と遅延が決まる。アレイサイズと配線パラメータから、PE 内の MUX 数と各 MUX の面積と遅延が分かる。PE 内の MUX 数と各 MUX の面積からアレイ全体の面積を算出する。さらに、各 MUX の遅延と配置配線結果から得られるクリティカルパスの経路 MUX 数から、クリティカルパス遅延を算出する。

## 4. 評価実験

### 4.1 実験条件

本実験で対象とする CGRA のアレイサイズは、DCT のアプリケーションの規模から 8x8 とする。対象アプリケーションとその使用演算リソース数を表2に示す。DCT は Chen のアルゴリズム [11] を用いる。

アプリケーションマッピングでは、アレイ上部からデータを入力することを考える。SA の初期温度を 40 度、減少刻み温度を 0.1 度とし、各配線パラメータとアプリケーションに対して配置配線を 5 回行い、その中で最も密に配置できたときの面積効率やクリティカルパス遅延を評価する。

今回評価する配線パラメータと、65nm プロセスで設計したときのチップ面積を表3に示す。以上のことから、本研究で構築した評価環境により、各配線構造の面積を定量的に評価することが可能となったと言える。

配線リソースが少ない場合は3種類の配線構造でチップ面積に大差はないが、配線リソースが多い場合には直接接続型配線構造のチップ面積は、他の配線構造よりも大幅に小さくなっている。また、複合型配線構造のチップ面積は、隣接配線により MUX の面積が増加した分、同じ配線パラメータのバス型配線構造に比べて大きくなっている。

表4 実験結果 (7 タップ FIR)

| 配線構造  | パラメータ                        | アレイ<br>サイズ | 最大経由<br>MUX 数 | 最大遅延<br>[ns] |
|-------|------------------------------|------------|---------------|--------------|
| 直接接続型 | (L1)x2                       | 6x5(100%)  | 1             | 1.76(100%)   |
|       | (L1)x2,<br>(L2)x1,<br>(L4)x1 | 6x7(140%)  | 0             | 0.95(54%)    |
| バス型   | L=2,N=1                      | 5x5(83%)   | 3             | 2.45(139%)   |
|       | L=4,N=2                      | 6x5(100%)  | 1             | 1.48(84%)    |
| 複合型   | L=2,N=1                      | 7x4(93%)   | 1             | 1.27(72%)    |
|       | L=4,N=2                      | 3x8(80%)   | 2             | 2.38(135%)   |



図11 FIR マッピング結果

#### 4.2 7 タップ FIR フィルタマッピング結果

7 タップ FIR フィルタマッピング時の実験結果を表4に、マッピング結果を図11に示す。

図11から、アプリケーションのマッピング領域には未使用PEが多く存在することが確認できる。これは、配置アルゴリズムは総配線遅延がSAのコストとして定義されており、PE同士を密に配置することは考えられていないためである。

遅延に関しては、直接接続型配線構造では配線リソースが多い場合のほうが個々のMUXの遅延は大きい、経由PE数が少ないことで結果的にクリティカルパス遅延が小さくなっている。バス型配線構造も直接接続型配線構造と同様に、配線リソースが多いほうがクリティカルパス遅延が小さくなっている。しかし、複合型配線構造では配線リソースが少ない場合のほうがクリティカルパス遅延が小さくなっている。これは、前述の通り配置ツールのコストである総配線遅延を小さくした結果、クリティカルパス遅延が大きくなる配置になったためだと考えられる。配線構造同士で比較すると、直接接続型配線構造が他の配線構造に対して遅延が小さくなる傾向がある。

以上のことから、本環境を用いることによって経由MUX

表5 実験結果 (8 点 FFT)

| 配線構造  | パラメータ                        | アレイ<br>サイズ | 最大経由<br>MUX 数 | 最大遅延<br>[ns] |
|-------|------------------------------|------------|---------------|--------------|
| 直接接続型 | (L1)x2                       | 8x8(100%)  | マッピング不可       |              |
|       | (L1)x2,<br>(L2)x1,<br>(L4)x1 | 8x8(100%)  |               |              |
| バス型   | L=2,N=1                      | 6x8(75%)   | 3             | 2.45(100%)   |
|       | L=4,N=2                      | 6x8(75%)   | 2             | 2.22(91%)    |
| 複合型   | L=2,N=1                      | 6x8(75%)   | 3             | 2.52(103%)   |
|       | L=4,N=2                      | 6x8(75%)   | 2             | 2.38(97%)    |




図12 FFT マッピング結果

数やクリティカルパス遅延を定量的に評価することが可能となったと言える。

#### 4.3 8 点 FFT マッピング結果

8 点 FFT マッピングの実験結果を表5に、マッピング結果を図12に示す。

配線リソースが不足したことで、直接接続型配線構造では8x8のアレイに8点FFTをマッピングできなかった。また、20x20のアレイサイズの直接接続型配線構造のCGRAに対しても、マッピングできなかった。従って、FFTのように演算器間の配線接続が複雑なアプリケーションに対して、直接接続型配線構造の実装効率率は著しく低下することが分かる。バス型配線構造と複合型配線構造ともに配線リソースが多い場合のほうが経由MUX数が減少したことによって、結果的にクリティカルパス遅延が小さくなっている。また、バス型配線構造と複合型配線構造の経由MUX数は同じだが、複合型はバス型に対して個々のMUX遅延が増加したことで、クリティカルパス遅延が僅かに大きくなっている。

#### 4.4 DCT マッピング結果

8 点 FFT マッピングの実験結果を表6に、マッピング結果を図13に示す。

遅延については8点FFTと同様の傾向が見られた。バス型と複合型ともに配線リソースの多いほうが経由MUX数が減少し、クリティカルパス遅延が小さくなっている。また、バス型に対して複合型が遅延が大きくなっている。

表6 実装結果 (DCT)

| 配線構造  | パラメータ                        | アレイ<br>サイズ | 最大経由<br>MUX 数 | 最大遅延<br>[ns] |
|-------|------------------------------|------------|---------------|--------------|
| 直接接続型 | (L1)x2                       | 8x8(100%)  | マッピング不可       |              |
|       | (L1)x2,<br>(L2)x1,<br>(L4)x1 | 8x8(100%)  |               |              |
|       |                              |            |               |              |
| バス型   | L=2,N=1                      | 7x8(87%)   | 4             | 3.08(100%)   |
|       | L=4,N=2                      | 7x8(87%)   | 2             | 2.22(72%)    |
| 複合型   | L=2,N=1                      | 7x8(87%)   | 4             | 3.15(102%)   |
|       | L=4,N=2                      | 7x8(87%)   | 2             | 2.38(77%)    |




図13 DCT マッピング結果

## 5. まとめ

本研究では、再構成可能アレイの配線構造を検討するために、自動配置配線によるアプリケーションマッピング結果から、面積効率や動作速度の評価を高精度で行うことのできる環境を構築した。本環境により、提案した3種類の配線構造のタイプと配線リソースをパラメータとして定義することで、アプリケーションマッピングによってチップ面積やクリティカルパス遅延を算出し、配線構造の有効性を定量的に評価できるようになったことを確認した。

謝辞 本研究は一部、越智裕之教授（立命館大学/JST）の開発による配置配線ツールを使用して行った。

## 参考文献

- [1] W. Mark Freg, S. Kaptanoglu, "Designing efficient input inter-connect blocks for LUT clusters using counting and entropy," in Proc. *ACM/SIGDA International Symposium on Field-Programmable Gate Arrays(FPGA)*, pp.23-32, Feb., 2007.
- [2] M. Sheng, et al., "Mixing Buffers and Pass Transistors in FPGA Routing Architectures," in Proc. *ACM/SIGDA International Symposium on Field-Programmable Gate Arrays(FPGA)* pp. 75-84, Feb., 2001.
- [3] H. Singh, et al., "MorphoSys: an integrated reconfigurable system for data-parallel and computation-intensive applications," *IEEE Transactions on Computers*, vol. 49, no. 5, pp. 465-481, May., 2000.
- [4] E. Mirsky, et al., "MATRIX: a reconfigurable computing architecture with configurable instruction distribution and deployable resources," in Proc. *IEEE International Symposium on Field-Programmable Custom Computing Ma-*

- chines(FCCM)*, pp. 157-166, Apr, 1996.
- [5] M. Motomura, "A Dynamically Reconfigurable Processor Architecture," *Microprocessor Forum*, Oct., 2002.
- [6] W. Tsu, et al., "HSRA: high-speed, hierarchical synchronous reconfigurable array," in Proc. *ACM/SIGDA International Symposium on Field-Programmable Gate Arrays(FPGA)*, pp. 125-134, Feb., 1999.
- [7] C. Ebeling, et al., "RaPiD - Reconfigurable Pipelined Datapath," in Proc. *International Conference on Field Programmable Logic and Applications (FPL)*, pp 126-135, Sep., 1996.
- [8] G. Lemieux, et al, "Directional and single-driver wires in FPGA interconnect," in Proc. *International Conference on Field Programmable Technology(ICFPT)*, pp. 41-48, .Dec., 2004.
- [9] Betz, V, et al., "VPR: A New Packing, Placement and Routing Tool for FPGA Research," in Proc. *International Conference on Field Programmable Logic and Applications (FPL)*, pp. 213-222, Sep., 1997.
- [10] S. Friedman, et al., "SPR: an architecture-adaptive CGRA mapping tool," in Proc. *ACM/SIGDA International Symposium on Field-Programmable Gate Arrays(FPGA)*, pp. 191-200, Feb., 2009.
- [11] W. H. Chen, et al., "A Fast Computational Algorithm for the Discrete Cosine Transform," *IEEE Transactions on Communication*, vol. 25, pp. 1024-1009, Sept., 1977.