# 高速ネットワーク向けネットワークモニタ回路の設計と実装

桐	村	昌	行†	高	本	佳	史††	森		亮	憲†
安	本	慶	<u> </u>	中	田	明	夫 <sup>††</sup>	東	野	輝	夫††

インターネットや高速ネットワークの発展にともない、ネットワークを流れる大量のトラフィック をリアルタイムで監視するネットワークモニタの必要性が高まってきている.ネットワークモニタに 対しては監視項目の追加・変更に柔軟に対応することが要求される.本論文では、柔軟性を持ち、か つ、高速ネットワークに対応するために、FPGA(Field Programmable Gate Arrays)を用いて ネットワークモニタを実装することを考える.そこで、ネットワークモニタを設計、実装するための 手法、および自動合成可能なネットワークモニタの仕様記述法を提案する.仕様は並行同期 EFSM モデルで記述する.提案手法で合成される回路は監視項目などに基づいてパイプライン処理や並列処 理を行うが、設計者はこれらの処理の詳細を指定する必要がない.FPGA 回路を自動合成するツー ルを開発し、合成される回路の速度や大きさについて評価した.

## Design and Implementation of Network Monitoring Circuits for High Speed Networks

MASAYUKI KIRIMURA,<sup>†</sup> YOSHIFUMI TAKAMOTO,<sup>††</sup> TAKANORI MORI,<sup>†</sup> KEIICHI YASUMOTO,<sup>†††</sup> AKIO NAKATA<sup>††</sup> and TERUO HIGASHINO<sup>††</sup>

Due to the recent progress of the Internet, we need high-speed network monitors which can observe millions of packets per second. We need to modify monitoring facilities and their capacities depending on monitoring items and network speed. In this paper, we propose (1) a methodology for designing and implementing such network monitors flexibly and (2) a methodology for describing specifications of network monitors for automatic synthesis. Specifications are described as concurrent synchronous EFSMs. The proposed technique makes it possible to synthesize an FPGA circuit suitable for given monitoring items and parameters where the designer need not consider about how pipe-line processing and parallel processing should be adopted. We have developed a tool to automatically derive FPGA circuits and evaluated the speed and size of derived circuits.

## 1. まえがき

近年,インターネットが急速に発展,普及してきて いる.これにともない,サービス妨害(DoS: Denial of Service)攻撃やフラッディング(flooding)などの悪 意のある行為が増加してきており,このような行為の 防止およびホストの防御が重要になってきている<sup>1)~3)</sup>. このことから,ネットワークに対する攻撃を検出する

- †† 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University
- ††† 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology

ための様々なシステムおよびソフトウェアが提案され ている $^{4)\sim6}$ .文献 4)では, FDDIネットワークに対 するリアルタイムネットワークモニタが提案されてい る.文献 5)および 6)では,分散 DoS 攻撃を防止す る手法が提案されている.

近年,ネットワークやホストに対する攻撃を検出す るツールとしてネットワークモニタが注目されてい る.攻撃を検出する方法としてネットワークを流れた パケットのログをすべてディスクなどに記録したあと で解析する方法がある<sup>17)</sup>.この方法は,モニタ対象と するネットワークの規模によっては大量のデータを記 憶するための装置が必要となる.また,リアルタイム で攻撃の検出ができないなどの欠点がある.

また,ネットワークモニタは,検出項目の頻繁な追加・変更が行われるため,ソフトウェアとして実装されることが多い.Snortなどソフトウェアとして実現

<sup>†</sup> 大阪大学大学院基礎工学研究科 Graduate School of Engineering Science, Osaka Univer-

sity

されたネットワークモニタは , プロトコルや IP アド レス,ポート番号などをパラメータとした規則群を与 え,規則に一致した場合に指定した動作を実行する. 本論文では,インターネットバックボーンのような高 速ネットワークに対応するためのネットワークモニタ を実現することを考えている.ソフトウェアで実現さ れたネットワークモニタでは,規則が複雑になるにつ れて,100 Mbps のトラフィックでもパケットの取りこ ぼしがあることが報告されている<sup>19)</sup>.また,文献 20) では,パターンマッチングアルゴリズムを工夫するこ とで, Pentium II 450 MHzのPCで,約500 Mbps 程 度のトラフィックから DoS 攻撃の 1 つである smurf を 検出するネットワークモニタが実現されている.最新 の CPU を用いることで,1~2 Gbps 程度のトラフィッ クを扱えるネットワークモニタを実現することが可能 であると考えられるが,10Gbpsを超える高速バック ボーンで利用したい場合や,検出項目を追加したい場 合には,ソフトウェアでの実現は困難であると考えら れる.

より高速なネットワークに対応するために,ネット ワークモニタをハードウェアで実装する手法が提案さ れている<sup>8),9)</sup>.しかし,ハードウェアでネットワーク モニタを実装すると,検出項目の追加・変更に対応する ことが難しくなる.これを解決する1つの手法として, ネットワークモニタを FPGA(Field Programmable Gate Arrays)などの再構成可能なハードウェア回路 で実装することが考えられる.

本論文では,並行プロセスをモデル化するための並行 同期 EFSM(Extended Finite State Machine)<sup>10),11)</sup> を使い,ネットワークモニタの設計,実装手法,およ びネットワークモニタの仕様記述法を提案する.提案 手法では検出項目ごとに対応するモジュールを並行同 期 EFSM で記述する.各モジュールに対する並行同 期 EFSM をあらかじめ作成し,ライブラリに登録し ておく.これにより,ネットワークモニタの設計者は, ライブラリに登録されている各モジュールを組み合わ せることでネットワークモニタを設計することができ る.また,提案手法で合成されるFPGA 回路は,高 速に動作するようにパイプライン処理や並行処理が自 動的に適用される.この際,設計者は並行モジュール 間のパイプライン処理の詳細を指定する必要はない.

本論文では, IP フラッディング<sup>2)</sup>検出モジュール と, SYN フラッド<sup>2)</sup>検出モジュールの設計と実装に ついて述べる.どちらのモジュールも,ある特定の IP アドレスに対するパケット数が閾値を超えるかどうか を調べることで,フラッディングが発生しているかど うかを検出する.この閾値は検出対象の種類や通信路 の帯域幅,統計データ<sup>3),7),12)</sup>などに基づいて決定す る.ライブラリでは,閾値はパラメータとして指定さ れている.提案手法では,指定したパラメータ値に基 づいて,異なる FPGA 回路を自動合成する.

上記のモジュールを並行同期 EFSM で記述し, 文 献 10), 11) の手法を用いてハードウェア記述言語 VHDL の記述に変換し, SYNOPSYS 社<sup>13)</sup>の論理合 成ツール(FPGA Express)を用いて FPGA 回路を 合成した.その結果, FPGA 回路の面積, 動作速度と もに実用上問題ないことを確認した.

以降,2章ではシステム記述モデルと回路合成につ いて,3章では提案するネットワークモニタについて述 べる.また,4章で回路合成の結果について説明する.

2. システム記述モデルと回路合成

#### 2.1 並行同期 EFSM

並行同期 EFSM は,複数の EFSM と EFSM 間の 同期制御情報で構成される.各 EFSM は有限個のレ ジスタ(変数)を持ち,各アクションでは,ゲートを 介して,入力値をレジスタに取り込んだり,外部に値 を出力したりすることができる.また,各アクション の実行条件として論理式(ガード式)を設定すること ができる.アクションは,gv[f]と記述する.ここ で,gはゲート,vは入力変数?x:t(xは変数名,tは変数の型)と出力式!E の列,fはガード式を表す.

並行同期 EFSM では,与えられた EFSM の任意 の部分集合が,あるゲートに対する遷移を同時に実行 することで,そのゲートを介してデータを交換するこ とができる.これをマルチランデプ<sup>14)</sup> と呼ぶ.LO-TOS<sup>14)</sup> で用いられる並列オペレータを利用して以下 のように並行同期 EFSM を記述する.

S::= S|[gate\_list]|S | S|||S | M ここで, M は EFSM の名前であり, gate\_list には EFSM 間で同期させたいアクションに対するゲートの リストを記述する.また, ||| は, アクションを同期さ せないことを表す(gate\_list =  $\emptyset$  に相当).また, 一対 の EFSM 間での同期だけでなく,  $E_1|[a]|(E_2|[a]|E_3)$ のように一対多や多対多の同期も記述することができ る.これは, データの一斉配布や排他制御などを記述 するときに有用である.

図 1 の並行同期 EFSM  $E_1|[a,b]|(E_2|[a]|E_3)$ では, ゲート a に対するアクションが  $E_1$ ,  $E_2$ ,  $E_3$  すべて の EFSM 間で同時に実行される.たとえば,  $E_1$ ,  $E_2$ ,  $E_3$  で a!0, a?x, a?y がそれぞれ実行される場合, a!0の出力値 0 が入力変数 x, y に代入される.このとき,





出力値 0 と変数 x, y の型が一致していなければならない.また,  $E_1$  が a!1,  $E_3$  が a?y を実行し,  $E_2$  が a!f(x) を実行する場合, f(x) の値は 1 でなければならない.

複数のマルチランデブが競合する場合は、いずれか 1 つが選択される.図1の並行同期 EFSM において、  $E_1$ が b!0を実行する場合、 $E_2$ の $b?x[x \ge 0]$ または  $E_3$ のb?zのいずれか一方と同期実行される.

2.2 回路合成手法

我々は文献10),11)において,並行同期 EFSM 群 として記述されたシステムの動作仕様をレジスタ転送 レベルVHDL記述へと変換する方法およびツールを 提案している.以下では,変換手法の概要について説 明する.

2.2.1 マルチランデブ制御のための情報

一般に並行同期 EFSM では,動的に同期アクション の組合せを決定し,ガード式が満たされるかを判定す る必要がある.このような動的計算はパフォーマンス を低下させる.そこで,(1)同期実行されるアクショ ンの組と関係する EFSM 名の組,(2)(1)の組に対 するガード式,に関する情報をあらかじめ求めておく. 図1 に対する同期アクションの組は表1 のようにな る. $p_1$  から  $p_4$  はゲート a に対するアクション, $p_5$ と  $p_6$  はゲート b に対するアクションを表している.

一般に,同期アクションの組は非常に多くなるので, 表2のように各 EFSM の同一ゲートのアクションを 1つにまとめて(ランデブ情報と呼ぶ)よりコンパク トな表(マルチランデブ表と呼ぶ)として表す.ここ では省略するが,並行同期 EFSM からマルチランデ ブ表を自動的に生成することができる<sup>10)</sup>.

2.2.2 導出される回路のアーキテクチャ

与えられた並行同期 EFSM 群から,各 EFSM に 対応する順序回路と,2.2.1 項の情報に基づくマルチ ランデブ制御部で構成される回路を生成する.我々が 文献 10),11)で提案している回路合成手法では,各 EFSM に対応する順序回路とマルチランデブ制御部 で構成される回路を生成する.

表 1 図 1 に対する同期アクションの組 Table 1 Tuples of synchronized actions for Fig. 1.

	$E_1$	$E_2$	$E_3$
$p_1$	(a!0,	a?x	a?y)
$p_2$	(a!0,	a!f(x)	a?y)
$p_3$	(a!1,	a?x	a?y)
$p_4$	(a!1,	a!f(x)	a?y)
$p_5$	(b!0	$b?x[x \ge 0])$	
$p_6$	(b!0		b?z)

#### 表 2 図 1 に対するマルチランデブ表 Table 2 Rendezvous table for Fig. 1.

	$E_1$	$E_2$	$E_3$
$r_1$	$(\{a!0\},$	$\{a?x,a!f(x)\},$	$\{a?y\})$
$r_2$	$(\{a!1\},$	$\{a?x,a!f(x)\},$	$\{a?y\})$
$r_3$	$(\{b!0\},$	$\{b?x[x \ge 0]\})$	
$r_4$	$(\{b!0\},$		$\{b?z\})$





## 2.2.2.1 EFSM に対する順序回路

図1の仕様に対して図2のような回路が生成される.各EFSMに対する順序回路は,状態を保持するレジスタ(*E*<sub>1</sub>,*E*<sub>2</sub>,*E*<sub>3</sub>)を持つ.また,各順序回路は同じクロックを参照して動作する.EFSMは各クロックごとに,現状態から実行可能なアクションのうち1つを実行し,次の状態に遷移する.一方,実行可能なアクションが存在しないときには現状態で待機する. EFSM中で用いられている各変数は,レジスタとして実現され,変数への代入を行うアクションの実行によって,各レジスタの値は更新される.

2.2.2.2 マルチランデブ制御部

マルチランデブ制御部は,同期判定部と競合回避部 で構成される.

同期判定部では,各クロックごとに実行可能な同期 アクションの組を判定する.同期判定部では,ランデ ブ情報ごとに同期判定回路を設ける(図2のR<sub>1</sub>から R<sub>4</sub>).同期アクションは,その同期に関わるすべての



Fig. 3 Synchronization checking circuit.

アクションが実行可能であるときに実行することがで きるので *n* 入力の AND 回路で実現する.ここで,*n* は同期を行う EFSM の個数である.

図 1 と表 2 に対する同期判定部は図 3 のようにな る. $E_1$  のイベント a!1 が実行可能になると  $E_1$  の順序 回路から信号  $a_{j,1}$ \_ok が 1 になり各  $R_j$  (j = 1...4) に送られる.同様に  $E_2$  の a?x,  $E_3$  の a?y が実行可 能になると信号  $a_{j,2}$ \_ok,  $a_{j,3}$ \_ok が 1 になり  $R_j$  へ送 られる. $R_j$  への入力がすべて 1 になれば, ゲート aに対するアクションの実行許可信号  $a_j$ \_ok を各 EFSM に送る.信号を受け取った EFSM はゲート a に対す るアクションを実行する.

競合回避部は,競合する複数の同期アクションの組 が同時に実行可能となったときに,いずれか1つを選 択する回路である.選択の方法はいくつか考えられる が,ここでは簡単のために,あらかじめ設定した優先 度に従って選択を行うものとする.

図1では表2より,ゲートbに対する同期アクションの組合せとして $r_3$ と $r_4$ がある.たとえば, $r_3$ が $r_4$ よりも優先度が高い場合,競合回避部は図2の破線内のようになる.

同期アクションの実行可能性判定に,他の EFSM の出力値が必要な場合(ガード式の判定など)がある. そこで,各同期アクションの組に属する EFSM 間に データ転送パスを設置する.データ転送パスは,複数 の同期アクション組で同時に利用される可能性がある ので,ランデブ情報ごとに設置する.なお,ランデブ 情報をグループ化し,パスを共用させることでパスの 効率化を図ることができる.マルチランデブ制御部の 詳細については文献 11)参照されたい.

3. 提案するネットワークモニタ

本論文では,以下のような手順でネットワークモニ タを開発する.

- ネットワークモニタを構成する各モジュールを 並行同期 EFSM で記述する.
- (2) 検出項目およびフラッディング検出時のアドレ スの分割数やカウンタの閾値などのパラメータ





値を与え,目的とするネットワークモニタの仕 様を導出する.

- (3) 文献 10),11)の手法を用いて,並行同期 EFSMから VHDL 記述を生成する.
- (4) SYNOPSYS 社<sup>13)</sup>の論理合成ツール(FPGA Express)を用いて,VHDL 記述から FPGA 回路を合成する.

本論文で対象とするネットワークモニタはヘッダ 情報取得モジュール(Header Information Capturing Module)と,ネットワークモニタモジュール (Network Monitoring Module)で構成され,ヘッダ 情報取得モジュールは既存のモジュール<sup>8),9)</sup>を使うと 仮定する.ヘッダ情報取得モジュールでは「送信元 IP アドレス」「送信先 IP アドレス」「パケットの種類」 などを表すビット列が得られる.

提案手法では構成される回路の規模を小さくし,ク ロック周波数を大きくするため,FPGAに格納でき るレジスタのみを使用して,外部メモリを使用しない 構成法を考える.

3.1 IP フラッディング検出モジュール

3.1.1 IP フラッディング検出モジュールの構成

IP フラッディング検出モジュールの構成を図4に示 す.図中の矢印はマルチランデブによるデータの受渡 しを表す.括弧内は,マルチランデブのゲート名およ び渡されるデータ名を表す.この回路への入力はヘッ ダ情報取得モジュールで得られたヘッダ情報である.

まず GET\_PACKET モジュールがヘッダ情報から そのパケットの送信元(送信先)IP アドレスを取得 する.FILTERING モジュールでは,すでにフラッ ディングを起こしていると判定された一定個数の IP



図 5 GET\_PACKET と FILTERING に対する EFSM Fig. 5 EFSMs for GET\_PACKET and FILTERING.

アドレスを保持しておき,保持しているアドレスと 同じアドレスを持つパケットを検出候補から外す. GET\_PACKET モジュールと FILTERING モジュー ルに対する EFSM を図 5 に示す.GET\_PACKET モジュールは、ヘッダ情報取得モジュールからパケッ トのヘッダ情報 header を受け取り, それに含まれる アドレス情報(Address(header))を送出する動作を 繰り返す.一方, FILTERING モジュールは受け取っ たアドレス情報 addr を Check(addr, table0) で判 定し,すでに保持しているアドレスであればその情 報を無視し、まだ保持していないアドレスであれば、 IP\_COUNTER モジュールにその情報を渡す.ここで, Address()や Check()などの関数は、プリミティブ として使用できるものと仮定している.実際の回路合 成時には,これらの関数を組合せ回路として実現する VHDL 記述を与える必要がある.

IP\_COUNTER モジュールでは, FILTERING モ ジュールを通過した 32 ビットの IP アドレスをいく つかのビット列(パーティション)に分割し,それぞ れのビット列ごとにフラッディングしているビットパ ターンを並列処理によって特定する.ここで,各パー ティションが含むビット数をパーティションサイズと 呼ぶ.パーティションサイズを4にした場合,パーティ ション数は $8(=32 \div 4)$ となり, 各パーティションの ビットパターンは  $16(=2^4)$  種類となる . 各パーティ ションに対して、ビットパターンと同数のカウンタを 用意し,各ビットパターンごとにパケット数を数える. ある一定時間にカウンタの値が閾値を超えると,対応 する IP アドレスがフラッディングを起こしている IP アドレスの一部であると判断する.すべてのパーティ ションに対してそのパーティションに対するビットパ ターンが特定されるまで同じ処理を繰り返す.このよ うにして,フラッディングを起こしている IP アドレ スを検出する.上記の処理で検出された IP アドレス は FLOODING\_TABLE モジュールに記録しておく. 検出した IP アドレスを FILTERING モジュールに送 り, その IP アドレスをフィルタリングする.









## 3.1.1.1 IP\_COUNTER モジュール

IP\_COUNTER モジュールの詳細を図 6 に示す. 図 6 ではパーティションサイズが 4 であるので,8 個のビットカウンタ(BitCounter0-BitCounter7)と 8 個のビットテーブル (BitTable0-BitTable7) でモ ジュールが構成されている.まず,最上位の4ビット を担当している BitCounter0 が, ある一定時間, ビッ トパターンごとに出現した数を数える.出現数が最初 に閾値を超えたビットパターンをフラッディングを引 き起こしている IP アドレスの一部であると判定し, BitTable0 に保存する.この閾値はネットワークモニ タが監視するネットワークの環境に依存する.また、 与えられた閾値を超えるビットパターンが出現しない 場合,フラッディングが発生していないと判断し,Bit-Counter0をリセットする.次にBitCounter1が,上位 4bit が BitTable0 の値に一致したアドレスに対して, BitCounter0と同様の処理を行う.IP\_COUNTER モ ジュールは以上の処理を順に BitCouter7 まで行う.こ のように上位から順番に4bitずつアドレスを特定す ることによって,最終的にフラッディングしているア ドレスを特定する.BitCounterとBitTableを図6の ように配置することにより,パイプライン処理を行う ことができる.

3.1.1.2 BitCounter モジュール

BitCounter は図 7 のような構成をしている.パー ティションサイズが 4 である場合,各 BitCounter に は 0000 から 1111 の 2<sup>4</sup> 種類のビットパターンが入力 される.そこで,各ビットパターンを担当する 2<sup>4</sup> 個



CheckedData!addr [Count>=Threshold]

図8 PtCounter に対する EFSM Fig. 8 EFSM for PtCounter.

の PtCounter を用意する. PtCounter は,入力され たビットパターンが自分の担当するビットパターンと 一致すればカウンタの値を1増やす.この処理をある 一定時間繰り返し, 閾値に一番最初に到達したビット パターンを BitCounter の出力とする. PtCounter に 対する EFSM を図 8 に示す. EFSM では受け取った IP アドレス addr から指定したパーティションのビッ ト列(パーティション長および何番目のパーティショ ンかを psize, pnum で指定)を取り出し,担当ビッ トパターン pattern と一致するかどうかを判定する (BitSeq(addr, psize, pnum) = pattern). - 致すれば,カウンタ Counter の値を増やす.その後,条件 式 Count < Threshold および  $Count \ge Threshold$ で閾値を超えたかどうかの判定を行う.ここで,関数 BitSeq() は組合せ回路として利用できることを仮定 している.

3.2 SYN フラッド 検出モジュール

SYN フラッドは 2 端末間の TCP ベース通信におい て SYN+ACK パケットに対応する ACK パケットが 返信されないことに起因して生じる.そこで, SYN フ ラッド検出モジュールは, SYN+ACK パケットに対 応する ACK パケットの有無を監視し, 対応する ACK パケットが返ってこない場合, SYN フラッドが起こっ ていると見なし, 被害を受けているホストの IP アド レスを特定する.本検出モジュールでは, IP アドレ スの 32 ビットのうち環境に応じて特定のビット列の みを監視して,そのビットパターンを特定する.たと えば,ドメインの特定などを目的にする場合,上位 8 ビットを監視することなどが考えられる.

3.2.1 SYN フラッド 検出モジュールの構成

SYN フラッド検出回路の構成を図9に示す.先に 述べた IP フラッディング検出モジュールと同様, ヘッ ダ情報取得モジュールの出力から GET\_PACKET モ





ジュールが必要なヘッダ情報を抽出する.ここで抽出 する情報は,送信元 IP アドレス,送信先 IP アドレス と TCP ヘッダ制御用フラグビット列である.フラグ ビット列は 6 ビットで構成され,パケットの種類を表 している.この 6 ビットのなかに SYN,ACK に対応 するビットがあり,ビットの組(SYN,ACK)が(1, 0)なら SYN パケット,(1,1)なら SYN+ACK パ ケット,(0,1)なら ACK パケットであることを表し ている.

## 3.2.1.1 FILTERING モジュール

FILTERING モジュールは,GET\_PACKET モ ジュールによって抽出されたビット列のうち(SYN, ACK)ビット組を調べ,SYN+ACKパケットとACK パケットのみを抽出する.さらに,FILTERING モ ジュールは,SYN フラッドで攻撃されているホストの IPアドレスを検出するために,パケットがSYN+ACK パケットならば送信先アドレスを,ACKパケットな ら送信元アドレスを抽出する.たとえば,攻撃されて いるホストの IP アドレスのうち4ビットを検出する のであれば,2<sup>4</sup> 個のSYN\_COUNTERを準備し各カ ウンタが対応するビット列の数を数えればよい.

3.2.1.2 SYN\_COUNTER モジュール

図10はSYN\_COUNTERの構成を表している.ま ず,PT\_CHECKERモジュールがヘッダ情報から必要 なビット列を抽出し,担当しているビット列であるか どうかを判定する.PT\_CHECKERモジュールに対 するEFSMを図11に示す.担当ビット列であれば, PT\_CHECKERはSA\_CHECKERにビット列を渡 す.SA\_CHECKERは,ビット組(SYN,ACK)か らSYN+ACKパケットかACKパケットかを調べる. SYN+ACKパケットなら変数MEMの値を1増やす. また,ACKパケットならMEMの値を1減らす.これ により,MEMは,SYN+ACKパケットの数とACK パケットの数の差を保持する.SYNフラッドが発生し



To DISPLAY\_DEVICE

図 10 SYN カウンタ Fig. 10 SYN\_COUNTER.





IgnorePacket[BitSeq(addr,psize,pnum)!=pattern]





図 12 SA\_CHECKER に対する EFSM Fig. 12 SA\_CHECKER.

た場合,ACK パケットが返信されないので MEM の 値が増加する.SA\_CHECKER モジュールに対する EFSM を図 12 に示す.そこで,MEM\_CHECKER モジュールは MEM の値が閾値を超えるかどうかを調 べる.この閾値は環境に依存する.閾値を超えた場合, 対応するビット列を含む IP アドレスに対して攻撃が行 われていると判定する.判定後,MEM\_CHECKER は DISPLAY\_DEVICE にビットパターンを送り,MEM をリセットする.MEM\_CHECKER モジュールに対 する EFSM を図 13 に示す.

#### 4.評価

並行同期 EFSM の仕様から, EFSM とマルチラン デブ表で構成される中間プログラムを導出するツール と,中間プログラムから VHDL 記述を生成するツー ルを実装した<sup>10),11)</sup>.VHDL 記述は,市販の論理合成 ツール(SYNOPSYS 社の FPGA Express など)を

CheckedData!addr[cnt>=Threshold]



図 13 MEM\_CHECKER に対する EFSM Fig. 13 MEM\_CHECKER.

Table 3 Results for two modules.

回路名	IP-FLOOD	SYN-FLOOD
EFSM の数	156	67
論理合成時間(sec)	1,048	123
<b>クロック周波数</b> (MHz)	12.45	12.45
回路ゲート数(gate)	14,181	3,392
ラッチ数	15,169	482
FF <b>数</b>	385	328
EFSM の数 論理合成時間(sec) クロック周波数(MHz) 回路ゲート数(gate) ラッチ数 FF 数	$156 \\ 1,048 \\ 12.45 \\ 14,181 \\ 15,169 \\ 385$	$ \begin{array}{r} 67\\ 123\\ 12.45\\ 3,392\\ 482\\ 328\\ \end{array} $

表 4 bit 抽出数による評価 Table 4 Evaluations depending on the number of bits.

Name	Bit	EFSMs	Area (gates)	Clocks (MHz)		
SYN2	2	19	843	13.37		
SYN3	3	35	1,700	13.37		
SYN4	4	67	3,392	12.45		
SYN5	5	131	7,062	11.51		
SYN6	6	259	14,680	10.55		
SYN7	7	515	30,848	9.63		
SYN8	8	1027	64,598	8.67		

#### 用いて FPGA 回路に変換することができる.

#### 4.1 回路合成の結果

前述のフラッディング検出モジュール(IP-FLOOD) とSYN フラッド検出モジュール(SYN-FLOOD)を 論理合成した.どちらのモジュールについてもパーティ ションサイズは4とした.また,論理合成を行う際, FPGA チップセットとして ALTERA 社の FLEX10K シリーズを指定した.合成した結果,表3のように なった.

IP-FLOOD の論理合成にかかった時間は約17分で,得られた回路のゲート数は約14,000,クロック周 波数は約12.5 MHz であった.また,SYN-FLOOD の 論理合成にかかった時間は約2分で,回路のゲート数 は約3,300,クロック周波数は約12.5 MHz であった.

4.2 SYN フラッド検出モジュールに対する考察 SYN-FLOOD において抽出するビット数に対する 回路面積とクロック周波数の変化を表4に示す.抽出 するビット数が1つ増えるたびにカウンタ数が2倍に なるので,回路面積が2倍程度に増加している.一方, カウンタの演算はすべて並列に処理しているため,ク

価
1

Table 5 Evaluation depending on the numbers of vertical steps and branches when using 5 bit partition.

Name	Steps	Dummies	Branches	Area (gates)	Clocks (MHz)
SYN0-64	1	0	64	7062	11.51
SYN2-32	2	2	32	7171	12.45
SYN4-16	2	4	16	7410	14.90



Fig. 14 Distribution of counter processing.

## ロック周波数はそれほど低下していない.

クロック周波数が低下しているのはマルチランデブ 制御部で制御する EFSM (SYN\_COUNTER)の数 が増加しているためと考えられる.SYN-FLOODで は図 14 (a)のように FILTERING モジュールがすべ ての SYN\_COUNTER と同期をとることでパケット 情報を送信している.fan-outの制限から,同期する SYN\_COUNTER の数が増加すると,一度にすべて の SYN\_COUNTER にデータを転送できない.そこ で,論理合成ツールが自動でfan-outの制限を満たす ように中継用の論理ゲートを挿入し,1クロックで処 理しようとするため,FILTERING モジュールのク ロック周波数が低下してしまう.

そこで図 14(b) のように同期データ転送を 2 段(2 クロック)に分割し, FILTERING モジュールは fanout 制限を満たす範囲で中継用のダミーモジュール D に1クロック目でデータ転送を行い,各ダミーモジュー ルDが2クロック目でSYN\_COUNTER にデータ転 送を行うようにすることで,クロック周波数の低下を 防ぐことができる.このように変更した回路の回路 面積とクロック周波数を表 5 に示す.項目 Steps は 図 14 における段数, Dummies はダミーモジュールの 数, つまり FILTERING モジュールが直接同期する モジュールの数を指す.また, Branches は各ダミー モジュール(1段の場合は FILTERING モジュール) から SYN\_COUNTER への分岐, つまり同期すべき カウンタの数を表している.回路面積は,段数の増加, ダミーモジュールの数に応じて若干増加している.ま た,ダミーモジュールを追加し,2段で処理を行うと 1段で処理するよりもクロック周波数が 1~3 MHz 向



図 15 IP フラッディング検出モジュールの一連の処理 Fig. 15 Processing stages of IP flooding detecting module.

## 上している.

4.3 IP フラッディング検出モジュールの処理能力 各モジュールが1秒間にどれくらいのパケットを処 理できるかを考察する.今回作成した IP フラッディン グ検出モジュールでのパケットの流れと各サブモジュー ル(EFSM)の関係を図15に示す.各サブモジュー ルは左側の実線で囲んだものであり、右側は EFSM を表す.EFSM 間の点線で囲んだものは転送するデー タを表し, Pct はパケット情報, Cnt はカウンタ情報, Ptn はビットパターンを表すビット列, Req は外部か らのリクエスト信号, Tbl はフラッディング IP アドレ スの集合を表す.図15より,それぞれのサブモジュー ルで一連の処理を行うアクション系列はたかだか3ア クションで構成されている.各サブモジュールはその アクション系列を実行したあと初期状態に戻る.各サ ブモジュールは独立に動作しており,パイプライン処 理が可能である.原則1つのアクションを実行するた めに必要なクロック数は1である.よってクロック周 波数が 12.45 MHz で, アクション数が最大 3 なので, 毎秒約 415 万パケット(12.45(MHz)÷3)を処理 することができる.ただし,実際にはパケット分割処 理や,カウント処理などにおいて付加的な作業が追加 される場合もある.しかし,アクション系列が10ア クションで構成されていても,毎秒100万パケット以 上を処理することができる.

4.4 ネットワーク環境に対応した閾値の決定 IP フラッディング検出モジュールも SYN フラッド 検出モジュールも取得した IP アドレスを分割し, 各々 のカウンタモジュールに渡してカウント処理を行って いる.カウンタモジュールは担当するビットパターン の出現数がある閾値を超えた段階でフラッディングと 見なす.

ここでは,毎秒100万パケットが流れるような環境 を考える.このような環境では,毎秒1,000パケット 増加するといった小規模なフラッディングは,IPフ ラッディングとして扱わない.一方,トラフィックの 5%から10%程度(毎秒5万から10万パケット)の フラッディングが発生すれば,ネットワークが混雑し 障害の原因となる.ここでは,このような量のIPフ ラッディングを検出することを考える.

ある IP アドレスに対して毎秒 10 万パケットのフ ラッディングパケットが送られるとする.パーティショ ンサイズを4とし,8個のIP\_COUNTER モジュール を使うとすると,それぞれの IP\_COUNTER に毎秒約 6.3万(100万÷16)のパケットが入力される.パケッ トが持つ IP アドレスには偏りがあると考えられる.い ま, IP アドレスのビットパターンに最大で 50%の変 動があると仮定すると,各 IP\_COUNTER には毎秒 3.1~9.5万(6.3万±50%)のパケットが入力される. このとき, IP\_COUNTER 中の各 BitCounter の閾値 を毎秒 9.8 万に設定する.このようにすると,ある特 定の IP アドレスに対するパケットが毎秒 10 万パケッ トを超えた場合,その IP アドレスのパケット総数は, IP アドレスのビットパターンの偏りにかかわらず毎 秒 9.8 万を超える.このことから,パーティションサ イズが 4 の 8 個の IP\_COUNTER でこの IP フラッ ディングを検出することができる.

なお,同じモジュールで毎秒 6,000 パケットのフラッ ディングを検出したい場合,パーティションサイズが 4 の IP\_COUNTER モジュールでは各カウンタに最 低でも毎秒 3.1 万以上のパケットが入力されるのでこ の構成では適当な閾値を設定できない.そこで,パー ティションサイズを 8 とし,4 個の IP\_COUNTER を利用すると,1 個の IP\_COUNTER あたり毎秒入 力されるパケット数は,3,906 (100 万 ÷ 256)とな り,ビットパターンに 50%の偏りがあったとしても, 3,906 + 50% = 5,940 となり,6,000 を越えないので, 閾値を 6,000 程度に設定すると,ビットパターンの偏 りにかかわらず IP フラッディングを検出することが できる.ただしこの場合,IP\_COUNTER 中の Bit-Counter の総数は 256 × 4 = 1,024 個となり,回路サ イズが BitCounter の総数に応じて増大する.

監視を行いたいネットワークに対して,Nを1秒

間に流れるパケット数, DをIPアドレスのビットパ ターンの偏り, Fを検出したい1秒あたりのパケッ ト数とする.N, D, Fから自動的にパーティション サイズとIP\_COUNTERの数を決めることができる. また,パーティションサイズとIP\_COUNTERの数 から,IP\_COUNTERモジュールに対するFPGA回 路を導出することができる.一方,文献3)ではイン ターネットバックボーンを流れるSYN+ACK,ACK パケットの量は最大で5%程度であると述べられてい る.このことから,SYN-FLOODモジュールは我々の ツールを用いることで自動的に作成することができる.

#### 5.考察

ネットワークモニタをソフトウェアで実現した場合, 数百 Mbps のネットワークに適用できる<sup>19),20)</sup>.本論 文では,バックボーンなど 10 Gbps 程度の高速ネット ワークを流れるパケットをリアルタイムに監視するこ とを目標としている. 文献 15) から平均のパケットサ イズは 400 byte 程度であるので,約毎秒 300 万パケッ トを処理できる性能がネットワークモニタに必要とな る.提案手法で合成した IP フラッディングモジュー ル, SYN フラッドモジュールは, ともに 12.45 MHz で動作し,処理のステップ数も3であるので,毎秒約 415 万パケットを処理することができ,目標性能を満 たしている.さらに,動作速度を向上させる方法とし て、一度に多くのモジュール間でデータの受渡しが行 われる部分にダミーモジュールを挟むことによって、 FPGA 回路が動作するクロック周波数を向上させる ことができる.

Snort などソフトウェアで実現されたネットワーク モニタの場合,規則を追加することにより,様々な項 目を検出することがでる.提案手法では,各項目に対 する規則を1つの EFSM として記述し,他の項目を 検出する EFSM と並列動作させることで,様々な項 目を同時に検出することができる.

たとえば, Snort では Land 攻撃を検出することが できる.Land 攻撃とは,プロトコルが tcp で SYN フラグが1になっており,パケットの送信元 IP アド レスと送信先 IP アドレスが等しいパケットを送出し, システムを誤動作させる攻撃である.Snort では,こ れに対応する規則に基づいて,規則に一致するパケッ トを受け取った場合に警告メッセージを出力する.提 案手法では,3章で述べた GET\_PACKET モジュー ルから SYN フラグおよび IP アドレスをマルチラン デブにより受け取り,比較した結果が等しければ報告 するような EFSM を記述することで,Land 攻撃に対 応することができる.

Snort などのソフトウェアベースのネットワークモ ニタでは,規則の数が増加すると,各パケットにそれ らの規則を順番に適用するため,扱うことができる最 大トラフィックが減少することが予想される.一方, 提案手法では,各規則を並列に適用できるため,速度 低下を最小限に抑えることができる.

6. あとがき

本論文では,ネットワークモニタのハードウェア化 について提案・実装を行った.SYNOPSYS 社の論理 合成ツール FPGA Express を用いて, FPGA 回路の 合成を行い,回路の面積とその速度を計測した.その 結果,面積,速度ともに実用上問題ないことが確認で きた.提案手法では,ネットワークモニタが持つパラ メータ(パーティションサイズ,閾値)に基づいて, 自動的に回路を合成する.

本手法ではネットワークモニタをモデル化する際に, 同期通信を容易に表現可能であり,並行モデルを記述 するのに適している並行同期 EFSM を適用した.こ れは,提案するネットワークモニタは上述の並行同期 EFSM の利点に特化して記述しているためである.し たがって,他のモデルで仕様を記述した場合,原理的 には類似の仕様が記述可能であるが,並行同期 EFSM を適用した場合と比較してかなり記述が煩雑になると 考えられる.

今後は,様々なモニタ項目に対応する基本モジュー ルを作成し,ネットワークモニタ作成の支援ツールと して利用できるようにする予定である.

謝辞 本研究の一部は、(株)半導体理工学研究セン ター(STARC)との共同研究によるものである.本研 究を進めるにあたり,適切な御助言をいただいた小澤 時典(STARC),伊藤雅樹(日立製作所),東明浩(富 士通),吉田久人(松下電器産業)の各氏に感謝する.

## 参考文献

- Tanenbaum, A.S.: Computer Networks, Third Edition, Prentice-Hall Inc. (1996).
- Garber, L.: Denial-of-Service Attacks Rip the Internet, *Proc. IEEE Computer*, pp.12–17 (2000).
- Moore, D., Voelker, G.M. and Savage, S.: Inferring Internet Denial-of-Service Activity, USENIX Security Symposium (2001).
- Paxson, V.: Bro: A System for Detecting Network Intruders in Real-Time, *Computer Net*works, Vol.31, No.23–24, pp.2435–2463 (1999).

- Park, K. and Kee, H.: On the Effectiveness of Route-Based Packet Filtering for Distributed DoS Attack Prevention in Power-Law Internets, *Proc. ACM SIGCOMM2001*, pp.15–26 (2001).
- Mansfield, G., et al.: Towards Trapping Wily Intruders in the Large, *Computer Networks*, Vol.34, pp.659–670 (2000).
- 7) Claffy, K., Miller, G.J. and Thompson, K.: The nature of the beast: recent traffic measurements from an Internet backbone, *Proc. INET'98* (1998). http://www.caida.org/outreach/papers/1998/ Inet98/
- 8) 八木 哲,小倉 穀,川野哲生,丸山 充,高橋 直久:メタモニタ:適応型ネットワークトラヒッ ク観測機構,情報処理学会論文誌, Vol.41, No.2, pp.444-451 (2000).
- 9) Ditta, Z.D., Cox Jr, J.R. and Parulkar, G.M.: Design of the APIC: A High Performance ATM Host-Network Interface Chip, *Proc. IEEE IN-FOCOM'955*, pp.179–187 (1995).
- 10) Yasumoto, K., Kitajima, A., Higashino, T. and Taniguchi, K.: Hardware Synthesis from Protocol Specifications in LOTOS, Proc. Joint Int. Conf. on 11th Formal Description Techniques and 18th Protocol Specification, Testing, and Verification (FORTE/PSTV'98), pp.405– 420 (1998).
- 11) Katagiri, H., Yasumoto, K., Kitajima, A., Higashino, T. and Taniguchi, K.: Hardware Implementation of Communication Protocols Modeled by Concurrent EFSMs with Multi-Way Synchronization, 37th IEEE/ACM Design Automation Conference (DAC-2000), pp.762– 767 (2000).
- 12) Apisdorf, J., Claffy, K. and Thompson, K.: OC3MON: Flexible, Affordable, High-Performance Statistics Collection, *Proc. INET'97* (1997). http://www.isoc.org/isoc/whatis/conferences/ inet/97/proceedings/F1/F1\_2.HTM
- 13) SYNOPSYS Inc. http://www.synopsys.com/
- 14) ISO: Information Processing System, Open Systems Interconnection, LOTOS — A Formal Description Technique Based on the Temporal Ordering of Observational Behavior, ISO 8807 (1989).
- 15) WIDE Project: Packet traces from WIDE backbone. http://tracer.csl.sony.co.jp/mawi/
- 16) Sekar, R., Guang, Y., Verma, S. and Shanbhag, T.: A High-Performance Network Intrusion Detection System, ACM Conference on Computer and Communications Security,

pp.8-17 (1999).

- 17) Kato, T., Ogishi, T., Idoue, A. and Suzuki, K.: Design of Protocol Monitor Emulating Behaviors of TCP/IP Protocols, Proc. IFIP 10th Int. Workshop on Testing of Communicating Systems (IWTCS'97), pp.416-431 (1997).
- 18) Snort. http://www.snort.org/
- 19) Gokhale, M., Dubois, D., Dubois, A., Boorman, M., Poole, S. and Hogsett, V.: Granidt: Towards Gigabit Rate Network Intrusion Detection Technology, Proc. 12th Int. Conf. on Field Programmable Logic and Applications (FPL2002), LNCS2438, pp.393–403 (2002).
- 20) Sekar, R., Guang, Y., Verma, S. and Shanbhag, T.: A High-Performance Network Intrusion Detection System, ACM Conference on Computer and Communications Security, pp.8–17 (1999).

(平成 14 年 8 月 23 日受付)(平成 15 年 4 月 3 日採録)



桐村 昌行(正会員) 平成12年大阪大学基礎工学部情 報工学科卒業.平成14年同大学大学 院博士前期課程修了.現在,三菱電 機株式会社勤務.在学中,実時間シ ステムや分散システムの仕様記述・

実装に関する研究に従事.



高本 佳史

平成13年大阪大学基礎工学部情 報科学科卒業.現在,同大学大学院 博士前期課程在学中.実時間システ ムや分散システムの仕様記述・実装 に関する研究に従事.



森 亮憲(正会員) 平成10年大阪大学基礎工学部情報工学科卒業.平成15年同大学大 学院博士後期課程修了.現在,独立 行政法人通信総合研究所.博士(工 学).通信プロトコルの設計,検証

および適合性試験手法等の研究に従事.



安本 慶一(正会員) 平成3年大阪大学基礎工学部情報 工学科卒業.平成7年同大学大学院 博士後期課程退学後,滋賀大学経済 学部助手.現在,奈良先端科学技術 大学院大学情報科学研究科助教授.

博士(工学). 平成9年モントリオール大学客員研究 員.分散システムおよびマルチメディア通信システム の実装法およびミドルウェアに関する研究に従事.



中田 明夫(正会員) 平成4年大阪大学基礎工学部情報 工学科卒業.平成9年同大学大学院 博士後期課程修了.現在,大阪大学 大学院情報科学研究科助教授.博士 (工学).実時間システムや分散シス

テムの仕様記述と検証法,プロセス代数,時相論理等の研究に従事.



東野 輝夫(正会員)

昭和 54 年大阪大学基礎工学部情 報工学科卒業.昭和 59 年同大学大 学院博士後期課程修了.現在,大阪 大学大学院情報科学研究科教授.工 学博士.分散システム,通信プロト

コル等の研究に従事.電子情報通信学会,ACM 各会員.IEEE Senior Member.