

## H.264 デコード 処理における 2パス限定投機方式の最適化手法とその詳細評価

川上憂騎<sup>†</sup> 大川猛<sup>†</sup> 大津金光<sup>†</sup> 横田隆史<sup>†</sup> 馬場敬信<sup>†</sup>  
<sup>†</sup> 宇都宮大学大学院工学研究科情報システム科学専攻

### 1 はじめに

動画像符号化方式の標準規格である H.264 は、従来方式と比べて高い圧縮率を達成することができ、幅広く利用されている。しかし、H.264 のデコード処理には非常に多くの演算量が必要であり、デコーダの高速化が重要な課題となっている。この課題に対して Venezia[1] を始めとするマルチメディアプロセッサでは、スレッドレベル並列性および命令レベル並列性を利用した並列化手法の適用による高速化のアプローチがなされているが、H.264 の可変長符号の復号処理など十分な効果が得られない部分が存在する。

我々はプログラム高速化手法として 2パス限定投機方式 [2] を提案している。2パス限定投機方式はプログラムのループを対象に、実行頻度が高い上位 2 つのループパス (実行経路) を投機対象とし、投機的にマルチスレッド実行することで高速化を達成する。先行研究では H.264 のデコーダプログラム中のループに対し、2パス限定投機方式に基づく並列実行動作のシミュレータを用いたトレースベースの評価によって 2パス限定投機方式適用後の並列性能を見積った。その結果、デコード処理中の zigzagscan\_8x8\_cabac 関数中のループにおいて、理想的な状況では速度向上が期待できる事を示した。しかし、並列実行動作シミュレータでは命令パイプラインなどのプロセッサ内部の動作を正確にシミュレーションしていないという問題がある。そこで、本稿では 2パス限定投機方式に基づくマルチコアプロセッサ PALS をベースにそのシステムシミュレータによる詳細な性能評価を行う。

### 2 2パス限定投機システム PALS

2パス限定投機システム PALS は、2パス限定投機方式の投機的マルチスレッド実行モデルを実現するマルチコアプロセッサアーキテクチャである。2パス限定投機方式では並列化対象のループから実行頻度の高い上位 2 つのパスに必要な命令を抽出した投機スレッドコードを対象に動的に投機対象パスを予測し、予測パスをマルチスレッド実行する。また、予測パスの投機失敗を assert 命令によって判定し、1 度目の投機が失敗した場合は実行されなかったもう一方の投機対象パスの投機実行を開始する。さらに、2 度目の投機が失敗した場合は元のループ構造を保った非投機スレッドコードを実行する事で実行を保証する。この時、各

投機失敗時には回復処理を行う。PALS ではこの動作をハードウェアで実現する。

PALS の構成図を図 1 に示す。PALS では、各スレッドの実行を汎用プロセッサに相当するスレッド機構 (Thread Unit: TU) で行う。スレッド制御機構 (Thread Management Unit: TMU) では各 TU の実行状態の管理とスレッド生成の指示、パス予測器によるパスの予測を行う。さらに、メモリアクセス機構 (Memory Access Unit: MAU) によって投機状態のデータを管理し、投機的なメモリアクセスの適切な処理を実現する。2パス限定投機方式ではループのイテレーションを単位にスレッドを生成するため、スレッド生成にかかるオーバーヘッドの低減と高速なスレッド間通信が重要である。このため、PALS では各 TU と MB をリング状に接続する事によって隣接する TU-TU 間、MB-MB 間で高速なデータの送受信を実現している。




図 1: PALS のハードウェア構成

### 3 性能評価

本評価では、はじめに評価対象のループ部分の並列化と最適化を施した PALS 上で動作する投機スレッドコードを作成する。そして後述の PALS のシステムシミュレータ pals を使い、pals 上でデコーダを動作させ、映像を入力してデコード処理中の並列化部分の実行時間と元のループの逐次実行時間を比較する。

対象のデコーダプログラムは Venezia プロセッサ向けに開発され、マルチスレッド処理と VLIW の適用によって並列化された H.264 のデコーダプログラムを基に、逐次化されたデコーダプログラムを用いる。対象ループは zigzagscan\_8x8\_cabac 関数のループである。

入力に用いる映像は符号化条件をプログレッシブ走査方式、GOP 構造は IBPBP, 15fps, High プロファイル、解像度 QCIF, フレーム数を 10 フレームとして標準画像の Football, Susie, Tempete の 3 つをエンコードして作成した。

#### 3.1 システムシミュレータ pals

pals とは、マルチコアプロセッサ PALS の動作を正確にシミュレートするプロセッサシミュレータである。

Evaluation of Parallel Performance of Two-Path Limited Speculation Method by using H.264 Decoder

<sup>†</sup>Yuki Kawakami, Takeshi Ohkawa, Kanemitsu Ootsu, Takashi Yokota and Takanobu Baba

Department of Information Systems Science, Graduate School of Engineering, Utsunomiya University (<sup>†</sup>)

本評価におけるシミュレーションパラメータとして、投機失敗時の回復処理にかかる時間は 1cycle と仮定する。また、各 TU はアウトオブオーダー実行の 4 命令同時実行可能なスーパースカラプロセッサとする。パス予測器は 2 レベル分岐予測手法の taken/not-taken を #1, #2 とする 2 レベルパス予測器を用いる。2 レベルパス予測器ではパスの予測が成功してスレッドが完了するとカウンタテーブルをインクリメントし、失敗時にはデクリメントする事でパスの実行挙動を反映したパス予測を実現する。

### 3.2 投機スレッドコードの最適化

本評価では命令スケジューリングとレジスタリネーミングによる最適化を施す。命令スケジューリングではスレッド間のレジスタ依存命令をスケジュール対象とし、値定義命令と次のスレッドの値使用命令との同期待ちを最小とする命令移動を行う。また、pals では複数命令同時実行可能なアーキテクチャを想定しているため、イテレーションで使用しないレジスタを活用してレジスタリネーミングによってレジスタ間の依存を緩和し、命令レベル並列性を抽出する最適化を施す。

### 3.3 並列性能の評価結果

図 2 は先行研究で評価した 2 パス限定投機方式の並列実行動作に基づく理想的な並列実行を想定した見積りによる速度向上率と、PALS における並列化を施したデコーダプログラムの並列実行部分の速度向上率を示したグラフである。図中の理想値は先行研究における理想的な見積りの結果である。また、最適化前のオリジナルの結果を最適化前、最適化後の結果を最適化版と表す。最適化後の結果から最適化前に比べて平均して約 50% 程度の速度向上が得られており、最適化が有効である事がわかる。

一方で、見積りによる理想的な結果に比べると最適化後の実行結果も十分に性能を引き出せていない事がわかる。この原因として投機実行にかかるオーバーヘッドの増加とパス予測精度が低い事が考えられる。理想値の評価条件に比べ、PALS ではスレッド生成にかかる遅延が増加している。これは、スレッドの生成要求、パスの予測とスレッド生成、実行パスの通知に各 1cycle が必要となるためである。また、投機実行の開始にかかる時間が増加しているため、ループの実行回数に応じてオーバーヘッドが増加する。また、本評価では 4 命令同時実行が可能であるためにスレッド実行にかかる実行サイクル数が小さいため、相対的にオーバーヘッドが大きくなる。このため、PALS では生成されるスレッドを大きくする事が非常に重要と言える。

本評価におけるパスの予測成功率を表 1 に示す。2 レベルパス予測器を用いた場合、zigzagscan\_8x8\_cabac のループではパスの予測成功率が 50% を下回る結果となっている。理想値の評価条件ではパスの予測が 100% 成功すると仮定しているが、実際にはパス予測器の予測精度の問題から予測成功率が低下し、速度向上率に大きく影響していると予想される。zigzagscan\_8x8\_cabac のループではループパスの実行割合が #1, #2 パスがそ




図 2: 理想的な並列性能と PALS における性能評価結果

れぞれ半々の約 50% ずつを占める。このため、#1 パスに偏ったループに比べて 2 レベルパス予測器では高い予測精度を得ることが難しいと言える。

表 1: 各入力におけるパス予測成功率

TU 台数	Football	Susie	Tempete
2	45.9%	44.4%	45.2%
4	45.9%	45.2%	48.1%

## 4 おわりに

H.264 のデコード処理中のループを対象に、最適化を施した投機スレッドコードを作成してマルチコアプロセッサ PALS による詳細な評価を行った。評価の結果、並列実行動作シミュレータの理想的な評価条件における速度向上率に比べて約 50% の速度低下が見られた。これは、投機実行にかかるオーバーヘッドの増加とパス予測成功率の低下に起因するものと考えられる。今後はパスの予測精度の向上が課題となり、予測精度の高いパス予測器が求められる。

### 謝辞

本研究は、一部日本学術振興会科学研究費補助金 (基盤研究 (C)21500050, (C)21500049) の援助による。また (株) 東芝セミコンダクター社より Venezia 開発環境ならびに H.264 コードを提供いただき実施しました。

### 参考文献

- [1] T. Miyamori “Venezia: a scalable multicore subsystem for multimedia applications”, in Proceedings of the 8th International Forum on Application-Specific Multi-Processor SoC, Aachen, Germany, June 2008.
- [2] 横田隆史, 斎藤盛幸, 大津金光, 古川文人, 馬場敬信, “2 パス限定投機方式の提案”, 情報処理学会論文誌: コンピューティングシステム, Vol.46, No.SIG 16(ACS-12), pp.1-13, 2005
- [3] 十鳥弘泰, 大津金光, 横田隆史, 馬場敬信, “2 パス限定投機方式を実現するマルチコアプロセッサ PALS の提案”, 信学技報, Vol.109, No.319, pp.19-24, (CPSY2009-46), 2009 年 12 月 3 日.