積層型不揮発性半導体メモリの設計法

渡辺重佳 湘南工科大学 情報工学科

<u>1. はじめに</u>

近年、DRAM の高速性能とフラッシュメモリの 低コスト不揮発特性を併せ持つ新型メモリの研 究 が 盛 ん で あ る 。 そ の 代 表 例 の FeRAM (Ferroelectric Random Access Memory) [1]、 MRAM(Magnetic Random Access Memory)[2]、 PRAM を用いた積層型高速低コスト半導体不揮発 性メモリの検討を行った。



図2 積層型 NAND FeRAM の書込み方式

Study of stacked type non-volatile semiconductor memory with one-transistor memory cell

Shigeyoshi Watanabe

Department of information science, Shonan Institute of

Technology

今回検討した積層型 NAND FeRAM の構成を図 1 に示す。基本的な構成は過去提案されている積 層型 NAND フラッシュメモリ[3]の1トランジス タ型メモリセルを1トランジスタ型の FeRAM に 置き換えることによって得られる。この方式で はセルのチャネル部分がシリコンで実現できる ためメモリセル移動度が高く、積層型に適した NAND 構成を用いても高速性能が実現できる。

FeRAM 自身の不揮発性のみならず積層する事に よりフラッシュメモリと同程度の低コストが実 現できる。また高速読み出し特性を実現するた めに、新たに通過メモリセル部に高電圧パルス を入力する方式の導入により[4]、積層している にもかかわらず高速特性が実現できる。またラ ンダムに情報を読み出し書き込み出来るように 基板の電位をデコードしている[5]。具体的な書 き込み方式と読み出し方式を図 2 と図 3 に示す。



図3 積層型 NAND FeRAM の読出し方式

39nmのデザインルール及び1Tビットの集積 度を想定してメモリセルアレイとデコーダ等のコ ア回路の回路・パターン設計を行いコア回路部分 の遅延時間を見積もった所DRAMと同程度の高 速性能が実現できる可能性がある事が確認された。

<u>3. 積層構造 NOR 型 PRAM の構成</u>

2章では FeRAM の積層方式に関して述べた。同様 な検討をチャネル部に相変化素子を用いた PRAM に 関しても行った。PRAM の場合にはチャネル部分の 移動度が低くなるため、FeRAM で用いた NAND 構造 では高速性能を実現できない。そのため図 4 に示す NOR 構造を採用する必要がある[6]。



図4 積層型 NOR PRAM の構成

図4では、WLは縦方向に走り、BLとSLが横 方向に走っている。メモリセルはNAND構造のよ うに直列に接続されず、NOR構造のように並列接 続されているため、チャネル部分の移動度が低 くても高速動作が実現できる。図5に示すよう に積層段数を64段に増やしてもDRAMと同程度 の高速動作が期待出来る。



図5 積層型 NOR PRAM の動作特性

<u>4. 積層構造 MRAM の構成</u>

メモリセルにスピントランジスタを用いた MRAM を積層する場合にはスピントランジスタの チャネル部分の移動度が大きいため、NAND 型、 NOR 型の両方式が実現可能になる。NAND 型を用 いても、DRAM と同程度の高速動作が実現できる 可能性がある[7]。図 6 にスピントランジスタの 構成図を示す(左図は NOR 型構成の場合、右図 は NAND 型構成の場合のスピントランジスタ)。



図6 スピントランジスタの構成図

<u>5. まとめ</u>

メモリセル部の移動度に応じて NAND 構造と NOR 構造を使い分けることにより、DRAM と同程度の 高速性能と、フラッシュメモリ以上の抵コスト の 積 層 型 不 揮 発 性 半 導 体 メ モ リ (FeRAM, MRAM, PRAM) を実現できる可能性がある ことが分かった。

<u>参考文献</u>

- [1]T. Sumi et. al., ISSCC Dig. Tech. Papers, pp. 68-69, 1994.
- [2]Y. Iwata et. al., ISSCC Dig. Tech. Papers, pp. 138-139 2006.
- [3]T.Tanaka et. al., "Bit cost scalable technology with punch and plug process for ultra high density flash memory", Symp. on VLSI Technology, 2007.
- [4] 菅野、渡辺、"積層方式 NAND 構造1トランジスタ型 FeRAM の読み出し方式の検討" 電子情報通信学会論文誌 vol. J91-C, no. 11, pp. 668-669, 2008.
- [5] 菅野、渡辺、"積層方式 NAND 構造1トランジスタ型 FeRAM の設計法" 電学論 C, Vol. 130, No. 2, pp.226-234, 2010
- [6] 加藤、渡辺、"相変化チャネルトランジス タを用いた積層方式 NOR PRAM の検討" 電 学論 C, Vol. 131, No. 12, pp. 2220-2221, 2011
- [7] 玉井、渡辺、"ユニバーサルメモリを目指した積層型 NOR MRAM の検討" 電気学会論文誌 C vol.129, no.11, pp.2091-2092, 2009.