PD-SOIのクロック・ゲーティング機構に 対応したリーク電力削減手法

福 畄 樹† 島 īΕ 音 濱 健 司 飯 Ξ 沼 宏†† 音††† 衾 Ħ 昌

本論文では,部分空乏型 SOI(PD-SOI)上のクロック・ゲーティング機構に対応するリーク電力 削減手法を提案する.クロックの供給が停止している間のリーク電力を削減するために,フリップ・ フロップ(FF)とローカル・クロック・バッファを構成するトランジスタのスレッショルド電圧 V_{th} をローカル・クロックの状態に合わせてボディ・バイアスにより動的に制御することで,性能を低下 させずにリーク電力を削減する点を特徴とする.特に,従来のバルク・プロセスではなく PD-SOIプ ロセスを対象とすることで,フォワード・バイアスによる1クロック期間内での V_{th} 制御を実現し, タイミング設計の複雑化を避けている.SPICE シミュレーションで提案手法を評価した結果,少な い面積とアクティプ電力のオーバヘッドでリーク電力を 82%削減できることを確認した.

A Technique to Reduce Leakage Power for Clock Gating Scheme on PD-SOI

KAZUKI FUKUOKA,[†] MASAAKI IIJIMA,[†] KENJI HAMADA,[†] MASAHIRO NUMA^{††} and AKIRA TADA^{†††}

This paper presents a technique for reducing leakage power of the circuits employing a clock gating scheme on Partially Depleted Silicon On Insulator (PD-SOI). To reduce leakage power while a local clock is disabled, $V_{\rm th}$ of each transistor in Flip-Flops (FFs) and local clock buffers is dynamically controlled by body biasing corresponding to the mode of the local clock. Using PD-SOI is the key to control $V_{\rm th}$ within one clock cycle by forward biasing and to reduce leakage power without speed degradation. The SPICE simulation results have shown that the proposed technique reduces leakage power by 82% with small area and active power penalty.

1. はじめに

携帯電話などバッテリ駆動機器向けのLSIでは,様々 な低消費電力化技術が利用されている.なかでもクロッ ク・ゲーティングは,多くのLSIにおいて採用されて いる技術である.しかし,プロセスの微細化とともに 将来的にはクロック・ゲーティングが有効に機能しな くなる可能性が指摘されている¹⁾.

CMOS 回路における消費電力は,

 $P_{\text{total}} = P_{\text{dyn}} + P_{\text{sc}} + P_{\text{leak}}$ (1) と表すことができる. P_{dyn} は,負荷容量を充放電する

†† 神戸大学工学部 Faculty of Engineering, Kobe University ††† 株式会社ルネサステクノロジ

LSI Product Technology Unit, Renesas Technology Corporation 際に消費されるダイナミック電力であり, P_{sc} は, 貫 通電流により消費される電力, P_{leak} は, リーク電流 により消費されるリーク電力である.従来, P_{dyn} が CMOS 回路における電力の大部分を占め, その削減 により低消費電力化が行われてきた.ここで P_{dyn} は,

 $P_{dyn} = p_t f C_L V_{DD}^2$ (2) で表され, p_t はスイッチング確率, f はクロック周 波数, C_L は負荷容量, V_{DD} は電源電圧を表す.これ らのパラメータを小さくすることで,低消費電力化を 図ることが可能である.クロック・ゲーティングは, イネーブル信号 EN = 0 のときにローカル・クロッ ク(LCK)の供給を停止することによって p_t を低減 させ, FF と LCK 用バッファのダイナミック電力を 削減する.LCK の供給が停止している間(スリープ, EN = 0), FF と LCK 用バッファは P_{leak} のみを消 費する.よって P_{dyn} が支配的である現在,クロック・ ゲーティングは効果的である.

さて,式(2)から分かるように,スケーリング則に

[†] 神戸大学大学院自然科学研究科 Graduate School of Science and Technology, Kobe University

基づいてプロセスの微細化とともに行われてきた低電 源電圧化は,電力削減に最も有効に働く.一方,伝搬 遅延 t_{pd}は,

$$t_{\rm pd} = \frac{kC_{\rm L}V_{\rm DD}}{(V_{\rm DD} - V_{\rm th})^{\alpha}} \tag{3}$$

で近似される²⁾.ここで, $\alpha \cong 1.3$ であり,kは定数 である.式(3)より,低電源電圧化のみでは伝搬遅延 $t_{\rm pd}$ の増加を招くため,同時に $V_{\rm th}$ を下げる必要があ る.ここで $P_{\rm leak}$ は,

$$P_{\text{leak}} = I_0 10^{-\frac{V_{\text{th}}}{S}} V_{\text{DD}} \tag{4}$$

で与えられる. I_0 は全トランジスタの幅に比例する 定数である.Sはサブスレッショルド・ファクタであ り,60 mV/decが理想値であるが,バルク・プロセス や PD-SOI プロセスでは,室温で70~80 mV/dec 程 度である.式(4)は, $V_{\rm th}$ を下げると指数的にリーク 電力 $P_{\rm teak}$ が増加することを表す.また,温度上昇に ともなってSが増加するため,リーク電力 $P_{\rm teak}$ も 増加する.文献3)では,プロセスが1世代進むごと にリーク電力は5倍に増加するとされている.スケー リング則より一定ダイサイズに対する $P_{\rm dyn}$ は保たれ るため,数世代先のプロセス以降では $P_{\rm teak}$ が支配的 になると予測されている^{4),5)}.

クロック・ゲーティングは,スリープ時の消費電力 $P_{\text{sleep}}(=P_{\text{leak}})$ がクロックを供給している間(アク ティブ, EN = 1)の消費電力 P_{active} に比べて小さい 間は有効であるが,いずれ P_{leak} の増加にともない, P_{sleep} がクロック・ゲーティング回路における電力に 与える影響が大きくなる.そこで,将来のプロセスに おいてもクロック・ゲーティングを有効に機能させる ため,クロック・ゲーティング回路におけるリーク電 力削減手法を提案する.

リーク電力 P_{leak} の削減に効果的な V_{th} 制御をク ロック・ゲーティング回路とともに用いる場合,アク ティブ時に low- V_{th} ,スリープ時に high- V_{th} に設定す る必要がある.したがって,1クロック期間内で V_{th} を low または high に切替え可能な制御法が必要となる. VTCMOS (Variable Threshold voltage CMOS \int^{0} は,ボディバイアスによってリーク電力を削減する手 法である.しかし,アクティブからスリープへの遷 移に長い時間を要するため,VTCMOS をクロック・ ゲーティングに用いることは困難である.一方,MTC-MOS (Multiple-Threshold voltage CMOS \int^{0} では, high- V_{th} のカットオフ・スイッチを挿入することによ リ,リーク電力を削減する.しかし,MTCMOS には 2 つの問題がある.1つは入力ベクタが同時に変化す



図 1 補助トランジスタを用いた DTMOS インバータ Fig. 1 DTMOS inverter with subsidiary transistors.

る場合,仮想電源(GND)ラインの電圧変動によりタ イミング検証および設計が複雑となる点である.もう 1つは,スリープ時に電源,GNDラインから切り離 すためにFFの値を保持できない点にある.さらにこ れら2つの手法は,頻繁なモード切替えによるダイナ ミック電力の増加を避けるため,たかだか1,000回/ 秒程度のモード切替えを想定しており,クロック単位 での切替えには適用されてこなかった.MTCMOSを 改良することで,クロック・ゲーティングにリーク削 減手法を適用した手法¹⁾が提案されており,1クロッ ク期間内でのモード切替えを可能としている.しかし, この手法では上記のMTCMOSに内在する2つの問 題点を解決していない.したがって,従来のリーク削 減手法をクロック・ゲーティングとともに用いること は困難である.

さて, PD-SOI はバルクにはない特徴を持っている. 1 つはバルクより小さい接合容量であり, これは高速 化および低消費電力化に寄与する.もう1つの特徴は, 各トランジスタのボディを動的にバイアス制御できる 点である.しかもバルク・プロセスでは,バイアス制 御するブロックをウェル分離するためにトリプルウェ ル・プロセスを必要とするが, PD-SOI では各トラン ジスタのボディが分離されているため必要としない.

PD-SOI 上でボディバイアスを用いて動的に $V_{\rm th}$ 制御を行う手法の例として,DTMOS(Dynamic Threshold voltage MOS)⁵⁾があげられる.DTMOS は,ゲート信号にボディを接続することによって,各ト ランジスタのボディを動的に制御する.ただし,PD-SOI ではボディとソースまたはドレインとの間の PN 接合によるダイオードが導通することによって生じる ボディ電流の影響を回避するため,ボディバイアスを 0.6 V 以下に制限する必要がある.そのため,DTMOS を 0.6 V 以上の電源電圧に適用する場合は,図1⁹⁾に 示すように補助トランジスタを用いる必要がある.

DTMOS においては, PD-SOI トランジスタのボ ディ容量が小さい性質を利用して, ゲートへの入力信 号による動的バイアス制御を実現している.このよ うな PD-SOI における動的バイアス制御をクロック・ ゲーティング回路に応用することで, イネーブル信号 ENに対応して1クロック期間内でトランジスタの $V_{\rm th}$ を制御可能になると考えられる.

本論文では,FFとローカル・クロック・バッファ のリーク電力を削減するために,PD-SOI上でクロッ クのモードに応じて動的に V_{th} 制御を行う手法を提 案する.モード遷移に時間を要する従来の VTCMOS と異なり,ボディ容量が小さい PD-SOI の特徴を生か しつつ,制御するトランジスタ数に応じてバイアス制 御回路のサイズ,個数を調整することで,1クロック 期間内でのボディ電位遷移に必要なタイミング制約を 満たすことを可能とする.さらに MTCMOS と異な り,本手法ではスリープ時においても FF の値を保持 することが可能である.

本論文の構成は次のとおりである.2章でクロック・ ゲーティングに対するリーク電力削減手法を提案す るとともに,そのためのボディ・バイアス制御機構に ついて述べる.3章で1クロック期間内でのボディバ イアス制御に求められるボディ電圧遷移時間に関する タイミング制約について説明する.4章で SPICE シ ミュレーションによる評価結果を示し,最後に結論を 述べる.

クロック・ゲーティングに対するリーク電力削減手法

本章では,クロック・ゲーティングに対するリーク 電力削減手法を提案するとともに,そのためのボディ・ バイアス制御構造について述べる.

図 2(a) に従来のクロック・ゲーティング回路の構 成を示す.グリッチ・キャンセラはグローバル・クロッ ク(GCK)の反転信号を用いたトランスペアレント・ ラッチであり, GCK が low の間, クロック・イネーブ ル信号(GEN)をLENとして出力する.一方,GCK が high の間は LEN を保持することで,この期間中 に GEN が変化してもローカル・クロックに影響を及 ぼさない.そして,GCKとLENを入力とするAND ゲートの出力を FF へのローカル・クロック(LCK) とすることにより, LEN が Low の間はクロックの供 給を停止する.よって,クロック・ゲーティング回路 のリーク電力を削減するためには,LENに応じて Vth 制御を行う必要がある.図2(b)に,提案するクロッ ク・ゲーティング回路の構成を示す.提案手法では, FF とローカル・クロック・バッファ内のトランジス タに対して LEN が high の間 low-V_{th} とし, low の間 high-V_{th} とするバイアス制御を行う.クロック・ゲー ティング回路内のバイアス制御に数クロック要する場 合,そのクロック期間ではアクティブ時のスピード低



下によってタイミング設計が複雑になると同時に,ス リープへの移行中のクロック期間では,十分にリーク 電力が削減できなくなり,スリープ時のクロック数が 少ない場合に問題となる.よって本手法では,タイミ ング設計の簡潔化および短いスリープ期間でも有効と するため,1クロック期間内でのバイアス制御を前提 とする.ボディの電圧変化に要する時間が長いバルク では困難であるが,PD-SOIはバルクよりボディ容量 が小さいため,急峻なバイアス制御に適している.

提案手法では, V_{th} 制御にフォワード・バイアスを用 い,トランジスタのボディはアクティブ時にフォワー ド・バイアス,スリープ時にゼロ・バイアスとする. バルク MOS FET では,負の基板バイアスをボディ に印可すると単調に V_{th} が増加する.一方,PD-SOI の MOS FET では,負の基板バイアス効果がバルク より小さいだけでなく,あるバイアス点で V_{th}の上昇 が飽和する¹⁰⁾.そこで,ゼロ・バイアスで high-V_{th} となるトランジスタを用いて,アクティプ時にはフォ ワード・バイアスを与える.

PD-SOIでは,フォワード・バイアス時のボディ電 圧は 0.6 V 以下でなければならない.これは,0.6 V 以上ではソース・ボディ間またはドレイン・ボディ間 のダイオードが ON 状態となり,ダイオード電流が 流れるためである.ダイオード電流を抑制するため, 図 3 に示すように,リミッタ・トランジスタを LEN (LEN) とボディコンタクト間に挿入する.リミッタ は,ボディがフォワード・バイアスの間,定常状態に おけるボディ電位を

 $V_{\text{body-n}} = V_{\text{ref-n}} - V_{\text{th-n}} \tag{5}$

$$V_{\text{body-p}} = V_{\text{ref-p}} + |V_{\text{th-p}}| \tag{6}$$

となるように制御する.ここで, V_{body-n} , V_{body-p} は それぞれ nMOS, pMOSのボディ電位であり, V_{th-n} , V_{th-p} はそれぞれ nMOS, pMOSのスレッショルド電 図 3 イネーブル信号によるバイアス制御 Fig. 3 Bias control by enable signals.

圧である.このとき,nMOS,pMOS それぞれに与え

 $V_{\rm FB-n} = V_{\rm body-n} \tag{7}$

$$V_{\rm FB-p} = V_{\rm DD} - V_{\rm body-p} \tag{8}$$

 $V_{\rm ref-p} = V_{\rm DD} - (V_{\rm FB-p} + |V_{\rm th-p}|)$ (10)

が得られるので, $V_{\text{FB-n}}$, $V_{\text{FB-p}}$ が 0.6 V 以下となるようにリファレンス電圧 $V_{\text{ref-n}}$ と $V_{\text{ref-p}}$ を設定する.なお,以下では,フォワード・バイアス電圧 $V_{\text{FB}} = V_{\text{FB-n}} = V_{\text{FB-p}}$ とする.

DTMOS では電源電圧が 0.6 V 以上の場合,ボディ バイアスを 0.6 V 以下に制限する補助トランジスタが 必要となる.図1に示したように,各ゲート入力に対 して補助トランジスタが nMOS,pMOS 各1個ずつ 必要となるため,トランジスタ数が最大2倍となる. また,ゲート信号を補助トランジスタに接続すると入 力負荷が増加するため,ゲート入力信号の遅れも問題 となる.

それに対して提案手法では,クロックの供給を制御 する信号 LEN に対して nMOS, pMOS それぞれのバ イアス電圧制限用にリミッタを 1 個ずつ挿入する.必 要とするリミッタの数およびトランジスタサイズは, バイアス制御対象とするボディの総負荷容量とタイミ ング制約に依存するが,DTMOS に比べて少ない.し たがって,提案手法でクロック・ゲーティング回路に 付加する素子は,図2(b)に示すリミッタ,イネーブ ル信号の反転信号生成用のインバータのみである.そ の結果,回路規模を抑えつつリーク電力を削減するこ とが可能となる.

3. ボディ電圧の遷移時間とそのタイミング

本章では,アクティブ時のスピードを低下させない ために必要となる

- i) アクティブへの遷移時間に関するタイミング制約:
 C_{StoA}
- ii) スリープへの遷移時間に関するタイミング制約:
 C_{AtoS}









の 2 点について述べる.i) について,クロックの立上 がりまでに low- $V_{\rm th}$ となるように,フォワード・バイ アスを与える必要がある.ii) について,スリープ状態 への遷移後速やかに high- $V_{\rm th}$ とすることがリーク電 力削減効果を高めるために必要である.以下では,FF をポジティブ・エッジ型と仮定して議論する.提案手 法に関係する信号のタイミングチャートの一例を図4 に示す.ボディBODY-P,BODY-Nは,LENによっ て制御される.よって, $C_{\rm StoA}$, $C_{\rm AtoS}$ はLEN-LCK 間の時間余裕とボディ電圧の遷移時間によって決定さ れる.本章では,BODY-Nの遷移時間に要求される 制約条件について扱うが,BODY-Pに関する制約も 同様に導出される.

3.1 アクティブへの遷移時間に関するタイミング 制約

スリープからアクティブへの遷移時の LCK, LEN, BODY-N の電圧変化の例を図 5 (a) に示す.アクティ ブ時のスピードの低下を避けるためには,BODY-Nを LCK の立上がりから FF のセットアップ時間 T_{setup} 以上前に,フォワード・バイアスの状態(式(5))に する必要がある.したがって,スリープからアクティ ブへの遷移時間 T_{StoA_body-n} に関するタイミング制 約 C_{StoA} は,LEN の立上がりから LCK の立上がり までの時間余裕 T_{margin} を用いて

 $T_{\rm StoA_body-n} \leq T_{\rm margin} - T_{\rm setup}$

(11)

で与えられる.T_{StoA_body-n} は,リミッタの駆動能力 とファンアウト数によって決定される.したがって, 式(11)の右辺が極端に小さな値でない限り,この式 を満たすようなリミッタのゲートサイジングと適当な ファンアウト分配により,アクティブ時のスピードを 損なわずにリーク電流を制限できる.



3.2 スリープへの遷移時間に関するタイミング制約 図 5 (b) に,スリープからアクティブへの遷移時の LCK ,LEN ,BODY-Nの電圧変化の例を示す .スリー プに変化するとき, LCK の立上がりから FF のホー ルド時間 T_{hold} の間, BODY-N をフォワード・バイア ス状態で保持する必要があり,これがアクティブから スリープへの遷移時間に関するタイミング制約 CAtos となる.ここで,グリッチ・キャンセラにより LCK が high の間, LEN は high に保持されるため, LEN はつ ねに LCK の立下がりの後 low へと変化する.一般に Thold はクロック期間の半分より短いため, BODY-N は必ず C_{AtoS} を満たす.ただし,アクティブからス リープへの遷移時間が長い場合,リーク電力の削減効 果が低下する.この遷移時間もリミッタの駆動能力と ファンアウト数に依存する.タイミング制約 CAtos よ りも C_{StoA} が厳しいため,スリープからアクティブ への遷移時間をもとに,リミッタの数とサイズを決定 することが望ましい.

4. シミュレーションによる評価と考察

本章では,提案手法をもとに SPICE による回路 シミュレーションを行った結果を示し,考察を加え る.プロセスは $0.18 \,\mu m$ PD-SOIであり,電源電圧は $1.8 \,V \,E$ した.フォワード・バイアスについて, nMOS, pMOS とも $V_{\rm FB} = 0.5 \,V \,$ を印可した.温度について は特に断りがない限り,室温(25度)とした.実際の レイアウト結果より抽出した RC を用いた回路シミュ レーションの結果をもとに,3つの項目:1)ボディ電 圧の遷移時間,2)リーク電力,3)付加回路による消 費電力・面積のオーバヘッド,について評価したうえ で,提案手法の効果に対して考察を加えた.なお,2), 3)については,図6に示す回路を用いて評価した.

4.1 ボディ電圧の遷移時間に関する結果

ボディ電位の遷移時間に関するシミュレーション結 果を図7に示す.ここで,StoA_body-n(p)は,スリー プからアクティブへの変化における nMOS(pMOS)





表 1 遷移時間が 0.5 ns 内になるときのリミッタのサイズ Table 1 Limiter size for transition time less than 0.5 ns.

# FF	1	2	3	4
W $[\mu m]$	1.24	2.48	3.72	4.96

のボディ電圧の遷移時間,AtoS_body-n(p)は,アク ティブからスリープへの変化における nMOS(pMOS) のボディ電圧の遷移時間を表す.横軸はリミッタによ り,ボディを駆動する FF(計 24 トランジスタ)の数 を表し,縦軸はボディ電圧の 20~80%の遷移時間を示 す.リミッタのトランジスタサイズは,FF 4 個のボ ディを駆動したとき遷移時間が 0.5 ns内になるトラン ジスタサイズ $W_n = W_p = 4.96 \,\mu\text{m}$ である.

スリープからアクティブへの遷移時間(StoA)は, 式(11)を満たす必要がある.FF数による増加率が大 きいため,リミッタのトランジスタサイズと数につい ては注意深く決定する必要がある.図7ではFF1個 を駆動するときに遷移時間が約0.2nsに抑えられてお り,動作速度の低下を招くことなく本手法を導入可能 であると考えられる.

アクティブからスリープ(AtoS)への遷移時間は StoAに比べて短く,特に nMOSにおいては短くなる.したがって,式(11)を満たすようにStoA_body-n(p)を決定した場合,AtoS_body-n(p)が増加することは抑えられる.

次に,配線容量として1つのFFにつき3fFを付加 したうえで,図7の結果からリミッタのWをnMOS, pMOSとも等しいと仮定して,遷移時間が0.5 ns内 になるように調整した結果を,表1に示す.リミッタ により駆動するFFの個数とリミッタのサイズは比例 することが確認できる.しかし,リミッタからFFの ボディまでの配線によっては,配線容量が大きく増加 する可能性がある.図8(a)に示すように,リミッタ からFFのボディまでの配線BODY-P/Nは0.5V駆 動であるため,配線負荷による伝搬遅延への影響が大 きいと考えられる.そのため,以後のシミュレーショ



Fig. 8 Shared and dedicated limiters.

表 2 スリープモードでのリーク電力 Table 2 Leakage power in sleep mode.

- : +	田安バノフラ	DEMOS	坦安式计	提案	提案
于法	固正ハイアス	DIMOS	旋杀于法	固定	DTMOS
リーク電力 [µW]	2.19	0.69	0.39	0.18	0.57

ンでは,図8(b) に示すように各FF にリミッタを挿入してFF とリミッタを隣接配置することで,リミッ タからFF のボディまでの配線を極力短縮し,配線負荷によるボディ電圧の遷移時間の増加を回避した.そ れでも2章で述べたとおり,FFを構成する24個の トランジスタに対するバイアス制御を1個のリミッタ で行えるため,4.3節で述べるようにDTMOSより 少ないトランジスタ数で構成できる.

4.2 リーク電力に関する結果

次にリーク電力について,図6に示す回路(FF×16, AND×1,クロックバッファ×4)を用いて評価した. 提案手法ではこれにFFとクロックバッファ制御用のリ ミッタおよびリミッタに与えるLEN(LEN)生成用の インバータが付加される.クロック周波数を100 MHz とし,各FFにリミッタを挿入して遷移時間が0.5 ns 内になるように $W_n = W_p = 1.24 \, \mu m$ とした.ここで は,図2(a)の構成に対応する従来手法を用いて,各 トランジスタの $V_{\rm th}$ を提案手法におけるアクティプ時 の値と一致させた結果(固定バイアス),および図1 の構成に対応するDTMOSと比較する.DTMOSに ついては,補助トランジスタのサイズをすべて最小の $W_n = W_p = 0.44 \, \mu m$ とし,提案手法と同一の $V_{\rm ref-n}$, $V_{\rm ref-p}$ を与える.

表 2 にスリープ時のリーク電力を示す.この結果 から,提案手法は固定バイアスと同等の速度を保ちつ つ,リーク電力を82%削減できることが示された.

また,DTMOS と比べて,リーク電力を 43%削 減できた.提案手法ではスリープ時にゼロバイアス ($V_{\rm FB} = 0$ V)になるため,ボディとソースまたはド レインとの PN 接合を流れるボディ電流の影響を受け ないが,DTMOS ではインバータを構成する pMOS, nMOS のいずれかに $V_{\rm FB} = 0.5$ Vのボディバイアス が加わることで,ボディ電流が補助トランジスタを介 して流れ込み,電力を消費するためである.

4.3 提案手法によるオーバヘッドに関する結果

遅延時間および提案手法による面積,アクティブ時 の消費電力 P_{active} のオーバヘッドおよびボディ制御 回路による消費電力 P_{ctrl} に関する評価結果を表3に 示す.ただし,遅延時間は,FFの遅延時間を表し, P_{active} は式(5),(6)に示したボディバイアスが安定 した状態での1クロック期間 T = 10 nsの平均電力を 表す.また P_{ctrl} は,ボディ電位を変化させる場合の ボディ制御用付加回路における1クロック期間の平均 電力を示す.従来手法は,図2(a)の構成に対応する.

図 6 に示した回路の場合,ボディ制御用付加回路 はリミッタとインバータであり,面積のオーバヘッド は 20%となった.このオーバヘッドの1割に相当す る 2%分が,ボディ・コンタクトおよびボディ配線によ る.提案手法では,ボディ・コンタクトおよびボディ 配線に消費する面積が小さく,また複雑な回路を要し ないため,面積の増加は比較的少ない.表3の結果に おいては,ボディ電圧遷移時間短縮のために,リミッ タで駆動する FF の数を1にしているが,T_{margin} が 大きい場合はリミッタ数を減らして面積の削減するこ とも考えられる.

また,提案手法による P_{active} のオーバヘッドは 4%と少ない.ボディ電圧変化にともなう電力につい て,従来手法の P_{active} に対して,アクティブ状態への 遷移,スリープ状態への遷移それぞれにおいて14%と なった.これは,図2(b)におけるLENからリミッ タに至るインバータの消費電力による影響が大きい.

DTMOSと比較すると,提案手法による結果は51% 小さい面積を示した.これは,各FFを構成するトラ ンジスタ数では提案手法がリミッタを含め26個であ るのに対し,DTMOSは,38個となり補助トランジ スタによりトランジスタ数が増加しているためであり, W の総計で比較しても提案手法が有利である.アク ティブ時の消費電力は,DTMOSより20%小さい.こ れは,DTMOSにおけるトランジスタ数と面積の増加 による負荷容量の増加の問題を回避できたためと考え られる.そしてDTMOSでは,ゲート信号に補助ト ランジスタを接続するため,入力負荷が増加し,その 結果フォワード・バイアス,提案手法に比べ,16%遅 延が増加する.よって,速度を保ちつつ,リーク電力 を削減するということは補助トランジスタを用いた DTMOSでは困難である.

4.4 クロック・ゲーティングにおける提案手法の 効果

最後に,クロック・ゲーティングにおける提案手法

May 2004

表 3 〕	産処時間お	よひ提案手法に	よる面槓,消	自貨電刀のオーハヘッド
Table	3 Delay	and overhead	of area and	d power dissipation.

手法	固定バイアス	DTMOS	提案手法	提案	
				固定	DTMOS
遅延時間 [ps]	145	173	145	1.00	0.84
セル面積 $[\mu m^2]$	1,178	2,905	1,411	1.20	0.49
P_{active} [μW]	378	494	394	1.04	0.80
$P_{\rm ctrl(StoA)}$ [μW]			53	0.14^{*}	0.11^{**}
$P_{\rm ctrl(AtoS)}$ [μW]			54	0.14^{*}	0.11^{**}
		*田空げ	1770	D	レクレむ

*固定バイアスの Pactive との比較

**DTMOS の P_{active} との比較



Fig. 9 Power vs. temperature.

による効果について考察する. 図9に P_{active} , P_{sleep} の温度–電力特性を示す. P_{sleep} はリーク電力であるため,温度の上昇とともに増加する. 提案手法では, リーク電力の増加を従来手法に比べて抑えることが可能になった. P_{active} に関して, P_{dyn} の温度による変化はわずかであり, P_{leak} の増加が P_{active} の増加を起こす.

次に,アクティブ/スリープ間の状態遷移に要する 電力まで考慮すると,提案手法による消費電力の従来 手法に対する変化分は

 $P_{\text{diff}} = \{ (P_{\text{active}(\text{prop})} - P_{\text{active}(\text{conv})}) \cdot N_{\text{active}} \\ + (P_{\text{sleep}(\text{prop})} - P_{\text{sleep}(\text{conv})}) \cdot N_{\text{sleep}} \\ + P_{\text{ctrl}(\text{StoA})} \cdot N_{\text{StoA}} + P_{\text{ctrl}(\text{AtoS})} \\ \cdot N_{\text{AtoS}} \} / N_{\text{total}}$ (12)

と表される.ここで,添字(prop)(conv)は,それぞれ提案手法,固定バイアスを表し, N_{active} , N_{sleep} は, アクティブ,スリープのサイクル数, N_{StoA} , N_{AtoS} は, アクティブ,スリープへ遷移した回数を表し, $N_{total} = N_{active} + N_{sleep}$ である.従来手法より消費電力を削減するために $P_{diff} < 0$ とすることが必要である.ここで,図10に示すような次の条件

 $N_{\text{active}} = N_{\text{StoA}} = N_{\text{AtoS}} = 1$ (13) のもとで, $P_{\text{diff}} < 0$ とする N_{sleep} の最小値を表 4 に示す.常温で $N_{\text{sleep}} \ge 69$ なら $P_{\text{diff}} < 0$ となる. $0.18 \, \mu\text{m}$ プロセスでは, リーク電力がダイナミック電 力に比べて小さいため,提案手法が効果を発揮する ためには長めのスリープ・サイクル数が必要となる.





表 4 提案手法が効果的となるスリープサイクル数

Table 4	Minimum	sleen	cycles	for	nower	reduction
Lable 4	wimmum	steep	cycles	101	power	reduction.

温度 [°C]	25	50	60	70	80
サイクル数	69	27	17	12	11

80°C においては $N_{\text{sleep}} \ge 11$ であればよい.また現 在は,FF に含まれるすべてのトランジスタをボディ 制御対象としているが,動作速度に影響を及ぼすトラ ンジスタに限定することで,ボディ制御による消費電 力 P_{ctrl} を削減することが考えられる.

さらにプロセスの微細化を考慮して,1世代でリー ク電力が5倍になる³⁾と仮定して $N_{\text{sleep}} \ge 4$ で有 効となる温度を求めると,0.13 μ mでは 60° C以上で, 90 nmにおいては室温で有効に機能すると予測できる.

5. ま と め

本論文では, PD-SOI 上のクロック・ゲーティング 機構に対応するリーク電力削減手法を提案した.本手 法では, ローカル・クロック・バッファと FF を構成 するトランジスタのスレッショルド電圧 V_{th}を, ロー カル・クロックの状態に合わせて制御する. PD-SOI プロセスを対象とすることで,フォワード・バイアス による1クロック期間内での V_{th} 制御を実現した.ボ ディ電圧の遷移時間を1クロック期間内で制御可能な 短い時間に抑えられることを確認するとともに,リー ク電力が 82%削減されることをシミュレーションによ り確認した.

今後の課題として,ボディ制御対象トランジスタの 選定方法によるボディ電圧遷移時の電力削減があげられる.

1243

参考文献

- Min, K., Kawaguchi, H. and Sakurai, T.: Zigzag super cut-off CMOS (ZSCCMOS) block acivation with self-adaptive level controller: an alternative to clock-gating scheme in leakage dominant era, *ISSCC Digest of Technical Papers* (2003).
- Sakurai, T. and Newton, A.R.: Alpha-power law MOSFET model and its application to CMOS inverter delay and other formulas, *IEEE Journal of Solid State Circuits*, Vol.25, No.2, pp.584–594 (1990).
- De, V. and Borkar, S.: Technology and design challenges for low power and high performance, *Proc. ISLPED*, pp.163–168 (1999).
- Heo, S. and Asanovic, K.: Leakage-biased domino circuits for dynamic fine-grain leakage reduction, *Symp. on VLSI Circuits Digest of Technical Papers*, pp.316–319 (2002).
- 5) Sakurai, T.: Perspectives on Power-Aware Electronics, *ISSCC Digest of Technical Papers*, (2003).
- 6) Kuroda, T., Fujita, T., Nagamatsu, T., Yoshioka, S., Suzuki, K., Sano, T., Norishima, M., Murota, M., Kako, M., Kinugawa, M., Kakumu, M. and Sakurai, T.: A 0.9-V, 150-MHz, 10-mW, 4mm², 2-D discrete cosine transform core processor with variable threshold-voltage (VT) scheme, *IEEE Journal* of Solid State Circuits, Vol.31, No.11, pp.1770– 1779 (1996).
- 7) Mutoh, S., Douseki, T., Matsuya, Y., Aoki, T., Sigematsu, S. and Yamada, J.: 1-V power supply high-speed digital circuit technology with multithreshold-voltage CMOS, *IEEE Journal* of Solid State Circuits, Vol.30, No.8, pp.847– 854 (1995).
- Addaderaghi, F., Parke, S., Sinisky, D. Bokor, J., Ko, P.K. and Hu, C.: A dynamic threshold voltage MOSFET (DTMOS) for ultra-low voltage operation, *IEEE IEDM Tech. Dig.*, pp.809– 812 (1994).
- Addaderaghi, F., Sinisky, D., Parke, S., Bokor, J., Ko, P.K. and Hu, C.: A dynamic threshold voltage MOSFET (DTMOS) for ultra-low voltage VLSI, *IEEE Trans. Elec. Dev.*, Vol.44, No.3, pp.414–422 (1997).
- 10) Maeda, S., Hirano, Y., Yamatuchi, Y., Ipposhi, T., Ueda, K., Mashiko, K., Maegawa, S., Abe, H. and Nishimura, T.: Substrate-bias effect and source-drain breakdown characteristics, *IEEE Trans. Elec. Dev.*, Vol.46, No.1,

pp.151–158 (1999).

(平成 15 年 10 月 22 日受付)(平成 16 年 3 月 5 日採録)



福岡 一樹

1976年生.1998年神戸大学工学 部電気電子工学科卒業.同年シャー プ株式会社入社.アナログ回路設計 に従事.2000年より神戸大学大学 院入学.2002年同大学院自然科学

研究科博士前期課程修了.同年,同研究科博士後期課 程進学.LSI設計に関する研究に従事.



飯島 正章

1980年生.2003年神戸大学工学 部電気電子工学科卒業.同年同大学 大学院自然科学研究科博士前期課程 入学.LSI設計に関する研究に従事. 電子情報通信学会学生員.



濱田 健司

1980年生.2004年神戸大学工学 部電気電子工学科卒業.同年,同大学 大学院自然科学研究科博士前期課程 入学.LSI設計に関する研究に従事.



沼 昌宏(正会員)
 1960年生.1983年東京大学精密
 機械工学科卒業.1985年同大学大
 学院修士課程修了.同大学助手,講師を経て,1990年神戸大学大学院
 自然科学研究科講師,1995年同大

学工学部電気電子工学科助教授,2004年同学科教授. 工学博士.主にLSIの設計とCAD,画像処理に関す る研究に従事.IEEE,ACM,電子情報通信学会会員.



多田 章(正会員)
 1973年生.1995年神戸大学工学
 部電気工学科卒業.1997年同大学大
 学院自然科学研究科博士前期課程修
 了.同年三菱電機株式会社入社.以
 来,LSIの設計技術に関する研究開

発に従事.2003 年 4 月より株式会社ルネサステクノ ロジに転籍.IEEE,電子情報通信学会各会員.