PLLの物理レイアウト自動生成を目指した設計 手法

金江 典裕¹, 土谷 亮¹, 石原 亨¹, 小野寺 秀俊¹
 ¹京都大学大学院情報学研究科 通信情報システム専攻.
 {kamae,tsuchiya,ishihara,onodera}@vlsi.kuee.kyoto-u.ac.jp

和文抄録

本稿では、要求仕様に応じて最適な PLL を設計するため、PLL の物理レイアウトの自動設計に関する技術 を紹介する. PLL には様々な仕様が要求されるが、設計期間や設計効率の観点から、様々な仕様に対応可能 な汎用の PLL を設計することがこれまで盛んに行われてきた. しかし、様々な仕様に 1 個の設計で対応する よりも、特定の要求仕様毎に回路パラメータを最適化することにより、面積やその他の特性を削減すること が見込まれる. 回路図から物理レイアウトを設計する段階は、設計者の経験に頼るところが大きく、求めら れる性能を確保するための制約を与えることが問題であった. 本提案では、寄生容量が PLL の重要な性能の ひとつであるジッタに及ぼす影響を検討することにより、回路中の各ノード毎に物理レイアウト設計におい て必要な制約を検討した. ある 65nm プロセスにて設計実験を行い、シミュレーションにより評価を行った.

A Design Strategy for Physical Design Automation of PLLs

Norihiro Kamae¹, Akira Tsuchiya¹, Tohru Ishihara¹, Hidetoshi Onodera¹ ¹ Kyoto University.

英文抄録

We propose a physical design automation strategy of phase locked loops (PLL). Most PLLs are designed to cover a lot of requirements. On the other hand, it is expected that smaller area and higher performance can be achieved if the PLL is designed for a specific requirement. Automated physical layout method for the PLL is not yet established though schematic level design methodologies of PLLs have already been established. We will show a strategy for automated physical design of the PLLs. In our proposed strategy, constraints for physical layout design was determined by calculating jitter caused by parasitic capacitance. We will demonstrate a design example in a 65nm technology and its simulated results.

1 はじめに

近年,集積回路の高集積化が進んでおり,民生製品 に限らず医療や航空など様々な用途に使用されるよ うになっている. PLLをはじめとするアナログ回路 においても,ディジタル回路による補助 [1] などによ る高機能化が進んでいる. 高機能化が進む中で,回 路はますます複雑なものとなっており,コンピュー タによる設計支援や設計自動化が求められる.

アナログ回路の設計支援に関する研究が進んでい るが、ディジタル回路のそれほどではない. ディジタ ル回路の設計においてはコンピュータによる設計支 援が進んでおり、テキスト記述 [2,3] から物理レイア ウトを自動設計することができる.アナログ回路設 計の初期の段階である回路定数の決定法については、 様々な手法が提案されている.ドレイン電流をゲー ト電圧の多項式すことによる設計方法 [4],トランス コンダクタンスやドレイン電流のシミュレーション 結果に基づく設計方法 [5] が挙げられる.また、アナ ログ・ミクストシグナル回路に要求される仕様に基 づいた回路設計支援 [6] も提案されており、要求仕 様から回路図やネットリストを生成し定数を決定す ることができる. ネットリストレベルでの設計の次 の段階であるレイアウト設計における設計支援につ いて述べる. パラメタライズドセルを用いた設計方 法 [7] は実用化にいたっており, MOSFET のゲート 幅やゲート長などのパラメータから素子のレイアウ トを自動生成することができる. 一方で, 生成され た素子を組み上げてアナログ・ミクストシグナル回 路全体を自動生成する段階は, プロセスの設計規則 に基づいてレイアウトを自動生成する研究 [7,8] も 進んでいるが, まだ実用化には至っていない.

ディジタル回路で用いられるセルベース設計フ ローに則ったアナログ・ミクストシグナル回路の設 計支援を提案する.ディジタル回路用のセルベース 設計フローに,アナログ回路用のセルを追加し,ア ナログ回路の設計を同時に行う.既存のアナログ自 動設計ではトランジスタレベルのレイアウト自動設 計からのアプローチであったが,セルベース設計で は,簡素な遅延セルや増幅器などトランジスタ数個 からなるより大きな構成要素をセルとし,ディジタ ル回路設計で用いられるセルベースで自動配置配線 するアプローチをとる.この手法には,以下にあげ る利点がある.

- プロセスの微細化に伴ってますます複雑化する 設計規則のもとであっても実装が容易である.
- ディジタル設計に取り込むことができるため、
 ディジタル回路の支援、ディジタル回路による
 支援に適している.

ただし, セルベース設計では予め適切な制約を与え ておく必要がある. PLL をはじめとするアナログ・ ミクストシグナル回路のレイアウト設計では, 十分 な性能を得るために, 素子の特性マッチング, 近接 する配線との寄生容量, 電源ノイズなどの制約を考 慮する必要があり, アナログ・ミクストシグナル回 路をセルベース設計する手法は筆者らの知る限り他 に提案されていない. 本提案では, アナログ・ミク ストシグナル回路における制約をセルへの分割方法 やセルベース設計で扱うことが可能な制約に変換す ることにより, 求められる性能を確保することを目 指す.

本節以降の構成を説明する.2. においてアナロ グ回路のセルベース設計に関する概要を述べる.3. において PLL のセルベース設計において特に考慮 するべき点を説明する.4. において具体的な制約 について述べ,実装を紹介し,5. でシミュレーショ ンによる評価結果を述べる. 6. においてまとめを 述べる.

2 アナログ回路のセルベース自動 設計

ディジタル回路の配置配線では、セットアップ時間、ホールド時間、最大負荷容量などの制約があり、 これらを満たすことにより求められた性能での動作 を期待することができる。一方で、アナログ・ミク ストシグナル回路では、マッチングやノイズ、寄生 容量などに関する制約が求められる.以下に、セル ベース設計において検討するべき制約を述べる.

自動配線による予測が困難な寄生容量

セルベース設計では信号配線に寄生する容量に ついては配線が完了するまで未知である.アナ ログ回路中において,寄生容量が与える影響が 大きいノードを列挙し,それぞれについて適切 に制約を与える必要がある.

特性マッチング

アナログ回路では、2個以上の素子に関して、特 性が一致することが求められる場合がある.こ のような素子に関しては、文献 [9] で示した様 に、同一のセル内に素子を実装することでマッ チング特性を得る.

電源・基板ノイズ

アナログ回路の電源や基板に近傍のディジタル 回路によってもたらされるノイズへの対処が必 要である.電源除去率 (power supply rejection ratio, PSRR)の高い回路構成が提案 [10] され ており,これらの構成を使用することで対処す る.基板ノイズについては,基板ノイズに弱い 部分の周囲に基板タップを多く配置するなどを 行い,電源同様に基板ノイズに強い回路構成を 使用する.

3 PLL における高感度ノード

信号配線に寄生する容量が PLL におよぼす影響に ついて検討する.本稿では、しばしば用いられるアナ ログ回路のひとつである図 1 に示す差動遅延セルで 構成された電圧制御発振器 (voltage controlled oscillator, VCO) による PLL にて検討する.この PLL



図 1: PLL の回路図



図 2: ディジタル配線とのクロストークを検討する 回路

は、分周器や位相周波数比較器 (phase frequency detector, PFD) で構成されるディジタル回路とチャー ジポンプ (CP), ループフィルタ (LF), VCO で構成 されるアナログ回路とに大別される. ディジタル回 路にはタイミングに関する制約を与えることで既存 手法により設計が可能であるため、アナログ回路を 構成するブロックについて以下で検討する. ディジ タル回路中の配線との間の寄生容量によりジッタを 悪化させるため、ジッタによって評価を行うことが できる.

3.1 ループフィルタ

図 3 に示すノード 1,2 について, ディジタルノー ドとのクロストークの影響を検討する. 十分大き な論理素子によって駆動されているノードと, 容量 $C_{\text{XT1}}, C_{\text{XT2}}$ にて結合しているとする. $C_{\text{XT1}}, C_{\text{XT2}}$ を通して V_{ctrl} に重畳される電圧 $V_{\text{ctrl}, \text{XT1}}, V_{\text{ctrl}, \text{XT2}}$ は

$$V_{\text{ctrl},\text{XT1}} \simeq \frac{C_{\text{XT1}}}{C_1 + C_2} V_{\text{DD}}$$
$$V_{\text{ctrl},\text{XT2}} \simeq \frac{C_{\text{XT2}}}{C_2} V_{\text{DD}}$$

が見込まれる. V_{ctrl} に許容されるクロストークか ら,許容される寄生容量を見積もることができる. $C_1 = 35 \,\mathrm{pF}, C_2 = 3.5 \,\mathrm{pF}$ の場合, $V_{DD} = 0.4V$ にて V_{ctrl} に1mVのクロストークを許容すると,

$$C_{\rm XT1} < 96\,{\rm fF}$$

 $C_{\rm XT2} < 8.8\,{\rm fF}$

を満たすよう物理設計を行えば良いことがわかる.



図 3: LF 中のノードとディジタルノードとのクロ ストークの影響を検討する回路.



図 4: チャージポンプの回路図

3.2 チャージポンプ

チャージポンプにディジタルノードからクロストー クの影響を受けると,その出力である V_{ctrl} に電流が 流れ込む.従って,**3.1.** と同様に検討することがで きる.

図 4 に示すノード 3 に電荷が注入された場合, カ レントミラーによって同量の電荷が V_{ctrl} に注入さ れる.ノード 3 に容量 C_{XT3} にてディジタルノード に結合しているとするとき, **3.1.** の C_{XT2} と同じ条 件である

$C_{\rm XT3}$ < 8.8 fF

を満たす必要がある.その他のノードでは,クロス トークの影響は非常に小さい.

3.3 電圧制御発振器

ディジタルノードから寄生容量を通して電荷が注 入されると,発振周波数の位相がずれる. VCO 中の 遅延セルの内1段について,出力ノード (out_n) と 内部のノード (com) それぞれにディジタルノードか らの寄生容量を通してクロストークの影響を受けた 場合を過渡解析により検討した.その結果を図5に 示す.この解析に使用した回路では,位相のずれを 周期の1%以下に抑えるためには,隣接するディジ タルノードとの寄生容量をそれぞれ0.19fF,0.21fF 以下とする必要があることが分かった.



図 6: PLL のアナログ回路図



図 5: VCO 中のノードの寄生容量によるクロストー クに対する感度

表 1: PLL の主要特性

プロセス	65nm SOI, $V_{\rm th} = 210 \mathrm{mV}$	
電源電圧	400 mV	
発振周波数	$100\mathrm{MHz}-300\mathrm{MHz}$	
入力周波数	$20\mathrm{MHz}$	
面積	$290\mu{ m m} imes240\mu{ m m}$	
消費電力	$26\mu W @ f_{VCO} = 200\text{MHz}$	
用途	ディジタル回路へのクロック供給	

4 レイアウト制約と実装

VCO など寄生 RC やノイズにクリティカルな部 分は、座標指定や配置ブロッケージによる強い制約 を与える. LF に含まれるノンシリサイド抵抗はセル への実装が困難なため、マクロとして配置する. 信 号配線間の寄生容量については、予想される配線長 を考慮し、クリアランスルールまたはシールドルー ルを付加することで、許容値以下とする.

図 1 に PLL の回路図, 図 6 に分周器とロック検 出器を除いたアナログ部分の回路図を示す. 差動対

表 2: PLL のアナログ部分に使用したアナログセル

セル	使用数
容量 (7 fF)	7952
TG (NMOS)	4
TG (PMOS)	4
增幅器	1
差動遅延セル	7
チャージポンプ電流源	4
シングルエンド出力バッファ	1
抵抗 (7 kΩ)	2



図 7: PLL の配置配線結果

のマッチング特性を得るため差動対を同一のセル内 に実装するようにし,図6中の点線で示すようにセ ルへ分割した.VCOのバイアス電圧を生成する遅 延セルレプリカには,片側の入力をVSSへ接続する ことで遅延セルを使用した.差動シングルエンド変 換回路にもチャージポンプのセルを使用し,表2に 示すように8種類のアナログセルで構成した.ルー プフィルタに用いる容量は,1個当たり7fFのセル を多数で構成した.

アナログ部の各モジュールに与える制約に関して, 表3に示す.配線に許容される寄生容量に応じて, 通常より大きいスペーシング制約を追加,シールド を付加,セルの座標を指定して配線長を短縮するな どの物理レイアウト上での制約を与える.なお,LF で使用するノンシリサイド抵抗は,セルへの実装が 困難であったため,マクロとして実装した.

図 7 にレイアウトを示す. 65nm SOI プロセスに て設計し,発振周波数は最大 300 MHz を見込んでい る.分周器などを含んだ面積は 290 µm × 240 µm =



0.07 mm² であり,使用率は 91% である. ほぼ同じ 回路をフルカスタム設計した場合 [11] と比べて, 1.6 倍の面積となった.面積の 96% を容量が占めてい るが,規則的に並んだ電源配線を避けるため,面積 が増加した.

5 評価結果

設計した PLL について寄生素子を抽出し,トラン ジスタレベルの解析を行った.基準周波数を 20 MHz とし, 逓倍比を 10 として, 過渡解析を行った結果を 図 8 に示す.制御電圧 (Vctrl) および VCO の発 振周波数が定常状態に達し,ロックすることを確認 した.図 9 に定常状態における VCO のアイパター ンを示す.基準クロック信号がわずかに重畳された が,ジッタが 0.04 ns 以下であることを確認した.寄 生容量が十分に小さくなるように制約を与えること で, VCO 発振周期のゆらぎを十分に小さく抑える ことができた.

	配置制約	配線制約
VCO	セル毎に座標を指定,	シールド付の配線
	周囲に配置禁止領域	
LF	ノンシリサイド抵抗は座標を指定	通常の3倍のスペーシング
CP	VCO の近くに配置	通常の3倍のスペーシング

表 3: PLL のアナログ部に与える制約

6 おわりに

アナログ・ミクストシグナル回路をセルベース設 計フローにて自動設計する一例としてアナログ PLL の設計例を示した.ディジタル回路ヘクロックを供 給するための PLL で,抵抗を除く全ての回路はディ ジタル回路と同様のセルにて構成されており,寄生 容量などに敏感な箇所に制約を与えることで,ディ ジタル回路向けのツールを用いてセルベース設計が 可能であることを示した.

謝辞

本研究を進めるにあたり,設計環境に関してご尽 力くださった Islam A.K.M. Mahfuzul 氏,西澤真一 氏,鎌苅竜也氏,塩見準氏に感謝する. PLL 回路を 提供していただき多くのご助言を頂いた金信寧氏に 感謝する.

本研究は東京大学大規模集積システム設計教育研 究センター (VDEC)を通し、シノプシス株式会社 と、日本ケイデンス株式会社、メンター株式会社の 協力で行われたものである.

本研究の一部は, METI, NEDO 委託先であ る LEAP (Low-power Electronics Association & Project) の「低炭素社会を実現する超低電圧デバ イス技術プロジェクト」において共同実施された.

本研究の一部は JSPS 科研費 B-25280014 および B-26280013 の助成を受けたものである.

参考文献

 A. Musa, Wei Deng, T. Siriburanon, M. Miyahara, K. Okada, and A. Matsuzawa. A compact, low-power and low-jitter dual-loop injection locked PLL using all-digital PVT calibration. *IEEE Journal of Solid-State Circuits*, Vol. 49, No. 1, pp. 50–60, Jan 2014.

- [2] IEEE standard VHDL language reference manual. IEEE Std 1076-2008 (Revision of IEEE Std 1076-2002), pp. c1–626, Jan 2009.
- [3] IEEE standard for Verilog hardware description language. *IEEE Std 1364-2005 (Revision of IEEE Std 1364-2001)*, pp. 1–560, 2006.
- [4] P.R. Gray and R.G. Meyer. MOS operational amplifier design — a tutorial overview. *IEEE Journal* of Solid-State Circuits, Vol. 17, No. 6, pp. 969 – 982, dec 1982.
- [5] F. Silveira, D. Flandre, and P.G.A. Jespers. A $g_{\rm m}/I_{\rm D}$ based methodology for the design of CMOS analog circuits and its application to the synthesis of a silicon-on-insulator micropower OTA. *IEEE Journal of Solid-State Circuits*, Vol. 31, No. 9, pp. 1314–1319, sep 1996.
- [6] M. G R Degrauwe, O. Nys, E. Dijkstra, J. Rijmenants, S. Bitz, B. L A G Goffart, E.A. Vittoz, S. Cserveny, C. Meixenberger, G. Van Der Stappen, and H.J. Oguey. IDAC: an interactive design tool for analog CMOS circuits. *IEEE Journal* of Solid-State Circuits, Vol. 22, No. 6, pp. 1106– 1116, Dec 1987.
- [7] J. Rijmenants, J.B. Litsios, T.R. Schwarz, and M.G.R. Degrauwe. ILAC: an automated layout tool for analog CMOS circuits. *IEEE Journal of Solid-State Circuits*, Vol. 24, No. 2, pp. 417–425, April 1989.
- [8] A. Nassaj, J. Lienig, and G. Jerke. A constraintdriven methodology for placement of analog and mixed-signal integrated circuits. In *Electronics, Circuits and Systems, 2008. ICECS 2008. 15th IEEE International Conference on*, pp. 770–773, 31 2008-sept. 3 2008.
- [9] N. Kamae, A. Tsuchiya, and H. Onodera. A body bias generator compatible with cell-based design flow for within-die variability compensation. In 2012 IEEE Asian Solid State Circuits Conference (A-SSCC), pp. 389–392, November 2012.
- [10] J.G. Maneatis. Low-jitter process-independent DLL and PLL based on self-biased techniques. *IEEE Journal of Solid-State Circuits*, Vol. 31, No. 11, pp. 1723–1732, Nov 1996.
- [11] KIM SinNyoung, Akira Tsuchiya, and Hidetoshi Onodera. Analysis of radiation-induced clockperturbation in phase-locked loop. *IEICE TRANSACTIONS on Fundamentals of Electronics, Communications and Computer Sciences*, Vol. 97, No. 3, pp. 768–776, 2014.