# GPU向けQCD ライブラリQUDAの TCAアーキテクチャ実装の性能評価

# 藤井 久史<sup>1</sup> 藤田 典久<sup>1</sup> 塙 敏博<sup>2</sup> 児玉 祐悦<sup>1,3</sup> 朴 泰祐<sup>1,3</sup> 佐藤 三久<sup>1,3</sup> 藏増 嘉伸<sup>3</sup> Mike Clark<sup>4</sup>

概要:近年,HPC 分野で GPU などの演算加速装置を用いたクラスタの開発が盛んに行われている.こ のようなクラスタでは、ノード間をまたぐ演算加速装置間の通信を CPU に接続されたネットワークイン ターフェースを介して行う必要があるため、複数回のメモリコピー等によるオーバヘッドが発生してし まう.このためレイテンシが増加し、アプリケーションの性能を低下させてしまう.この問題に対する 解決として、我々は GPU 間通信のレイテンシの改善を目的とした独自開発の密結合並列演算加速機構 TCA (Tightly Coupled Accelerators)の開発を行なっている.2013 年 10 月には TCA 実証システムであ る HA-PACS/TCA クラスタが筑波大学計算科学研究センターに導入された.本稿では、素粒子物理学の ための GPU 向け格子量子色力学 (格子 QCD) ライブラリである "QUDA" に対し、TCA を適用した実装 の性能評価を行う.

# 1. はじめに

近年, HPC の分野で GPU (Graphics Processing Unit) が持つ高い浮動小数点演算能力とメモリバント幅を利用し た GPGPU (General Purpose GPU) が注目されている. GPU を搭載したノードから構成された GPU クラスタも 盛んに開発されている [1]

GPU クラスタでは複数ノード上にまたがった GPU 間 で通信を行う場合,従来の方法では CPU のメモリを介し た複数回のメモリコピーを行わなければならない.これに よりレイテンシが増加し,比較的サイズの小さなデータ の通信では大きなボトルネックとなっていた.近年では, GPU とネットワークインターフェイスの直接通信を実現 する GPUDirect support for RDMA[2][3] を用いることに より, CPU のメモリへのコピーを無くすことができるよ うになっている.しかし,依然としてネットワークを介す る必要があるためノードをまたぐ GPU 間通信はレイテン シが大きい.

我々は GPU 間通信のレイテンシの改善を目的とした独

自開発の密結合並列演算加速機構 TCA (Tightly Coupled Accelerators)の開発を行なっている.本稿では,GPUを 用いた格子 QCD 計算のためのライブラリである QUDA に TCA を適用した実装とその性能評価について述べる.

# 2. QUDA

QUDA は NVIDIA 社の Mike Clark らによって開発さ れている GPU を用いた格子 QCD 計算のためのライブ ラリである [4][5]. QUDA にはおおまかに分けて, Dirac oparator によるステンシル計算と Krylov ソルバによる線 形方程式の求解の 2 つの計算がある. Krylov ソルバとし ては CG 法や BiCGStab 法などの複数のアルゴリズムが 実装されており, 行列のタイプに合わせて選択することが できる.

マルチノード/マルチ GPU にも対応しており, 計算に用 いるノード数, GPU 数を増やすことによって計算速度を 向上させることができる [6]. 通信方法としては MPI[7] と Lattice QCD Message Passing (QMP) [8] を選択すること ができる.

# 3. TCA アーキテクチャと PEACH2

TCA は筑波大学計算科学研究センターを中心として 研究開発が行われている通信機構 [9][10][11][12] で, PCI Express [13] (以下, PCIe) を元とした技術である. PCIe は PC と拡張デバイスを接続するためのシリアルインター

 <sup>「</sup> 筑波大学 大学院 システム情報工学研究科 Graduate School of System and Information Engineering,University of Tsukuba

<sup>&</sup>lt;sup>2</sup> 東京大学 情報基盤センタ

Information Technology Center, The University of Tokyo <sup>3</sup> 筑波大学 計算科学研究センター

Center for Computational Sciences, University of Tsukuba <sup>4</sup> NVIDIA Corporation

#### 情報処理学会研究報告

IPSJ SIG Technical Report



図1 HA-PACS/TCA のノードの構成

フェース規格であり, GPU や Ethernet, InfiniBand のよ うなネットワークインターフェースなどの多くのデバイス で用いられる. TCA では, ノード間を PCIe によって接続 することにより, ノードをまたぐ GPU 間の PCIe による 直接通信を可能とする.

PEACH2 ボードは我々が独自開発したマルチノード GPU 間で低レイテンシを実現するインターコネクトのた めのインターフェースボードである。TCA 及び PEACH2 の性能を実計算によって評価するため、筑波大学計算科学 研究センターに GPU クラスタ HA-PACS/TCA[10] が設 置された。HA-PACS/TCA の各計算ノードには PEACH2 ボードが搭載されており、この PEACH2 ボード間を PCIe ケーブルでつなぐことによって, TCA によるクラスタを 構築する. PCIe の基本的な機能は CPU 側にあたる Root-Complex(RC) とデバイスにあたる EndPoint(EP) 間のメ モリのリードライト操作である.しかし、実際には双方 向でパケットのやり取りをしているに過ぎない. そこで, PEACH2 では PCIe パケットを独自にルーティングする ことにより、ノードを跨ぐ PCIe デバイス間の直接通信 を可能にした. PEACH2 チップ及びボードについては文 献 [9][10][11][12] に詳しいが, ここでは本稿の内容に関係 する基本的概要のみを記す。

図 1 に、HA-PACS/TCA のノード構成を示す。HA-PACS/TCA のノードは PCIe Gen3 を 40 レーン持つ CPU (Intel Xeon E5-2680v2) を 2 個搭載している。1 個の CPU ソケットに 2 個の GPU を 32 レーン (1GPU あたり 16 レー ン)用いて接続する。残りのレーンを用いて、一方の CPU ソケットに PEACH2 を、もう一方の CPU ソケットに InfiniBand HCA を接続する。この構成では CPU が RC で あり、その他のデバイスが EP である。この場合でも、すべ てのデバイスは同じ PCIe アドレス空間を持つため、GPU と PEACH2 間で PCIe プロトコルによる直接通信が可能 である。しかし実際には、QPI を超える PCIe デバイス間 アクセスは、CPU に内蔵された PCIe スイッチ性能がボ トルネックとなり大きく性能が低下することがわかってい



図 2 PEACH2 ボードの写真 (左:パネル面,右:基盤面)

る. そのため, TCA における通信では, PEACH2 と異な る CPU に接続された GPU を用いることは想定しない.

#### 3.1 PEACH2 チップ

図2に、PEACH2チップの構成を示す.PEACH2チッ プはFPGA上に実装されており、PCIeパケットの中継処 理,高度なDMA転送などをハードワイヤード処理で行う. FPGAを用いることにより、回路を書き換えることができ るので、機能の改善や、柔軟な機能の追加が可能となる. FPGAには、PCIe Gen2 x8のハード IP を4ポート内蔵 した Altera 社 Stratix IV GX を用いている.

4 ポートある PCIe のハード IP は便宜上それぞれ, N(orth), E(est), W(est), S(outh) ポートと呼ぶ. N ポー トはホストとの接続に用い, それ以外のポートは隣接ノー ドの PEACH2 ボード間の接続に用いる. PCIe は本来ホス トとデバイスをつなぐ規格であるため,必ず接続する二点 間が RC と EP の対になる必要がある. N ポートはホスト と接続するので EP になる. E ポートは EP, W ポートは RC とし, 隣接ノード間のこれらを接続することによって リングトポロジを構成する. S ポートは RC と EP を選択 できるようにして, S ポート同士を接続する.

#### 3.2 DMA コントローラ

PEACH2 は DMA コントローラ(以下, DMAC)を4 チャネルを持っている. この DMAC の特徴的な機能とし て chaining DMA 機能がある. chaining DMA では, あら かじめ送信元と送信先を記述したディスクリプタを複数記 述してポインタで連結し,メモリ上に保存しておく. DMA を開始する際には,ディスクリプタの先頭アドレスをセッ トするだけで,連結された複数のディスクリプタの通信が 連続的に行われる. これにより,通信の開始にかかるオー バーヘッドを大幅に短縮することができる. ディスクリプ IPSJ SIG Technical Report



図 3 PEACH2 ボードの写真 (左:パネル面,右:基盤面)

タはホストメモリ上と PEACH2 内蔵メモリ上に作成する ことができる.ホストメモリ上にディスクリプタを設定す る場合, PEACH2 から PCIe を通してホストメモリを読 むオーバーヘッドがある.PEACH2 内蔵メモリに設定す る場合は, PEACH2 ボード上でアクセスが完結するため ホストメモリ上に設定する場合よりもオーバーヘッドが小 さい.ただし, PEACH2 内蔵メモリには容量上の都合に より 1024 個までしかディスクリプタを設定できないため, これより多くディスクリプタを使用する場合はホストメ モリ上にディスクリプタを作成する必要がある.また,各 チャネルごとに 16 個まで,PEACH2 上のレジスタにディ スクリプタを登録することもできる (レジスタモードと呼 ぶ).レジスタモードでは,PEACH2 内蔵メモリに設定す る場合と同様にホストメモリを読む必要が無いため,オー バーヘッドが小さい.

その他に、一定間隔で離れたブロックを転送するブロッ クストライド転送を指定することもできる.

#### 3.3 GPUDirect Support for RDMA

PEACH2から GPU への直接通信を行うのには, GPUDirect Support for RDMA 機能 [2] [3] を用いる. この機能は CUDA 5.0 以降および Kepler 世代以降の GPU[14] から使 用可能であり,これにより,GPU 上のメモリを PCIe アド レス空間にマッピングすることができる.同じ PCIe 空間 に属する他のデバイスは,このマップされたアドレスにア クセスすることによって,CPU へのコピーなしに PCIe プ ロトコルのみで直接読み書きを行うことができる.

#### 3.4 PEACH2 ボード

図3にPEACH2ボードを示す.このボードは、PCIe規格に定められたボード仕様を満たしており[15]、ホストと接続するためのPCIe Gen2 x8のエッジコネクタと、左側面にPCIeケーブルポートが3個(E,W,Sポート)配置されている。中央部にはAltera社のFPGA Stratix IV GX、 DDR3 SO-DIMM 1 枚を搭載する。電源は、右上のPCIeペリフェラル用コネクタのみから給電され、ボードの右部分には FPGA が使用する各電源電圧を生成するレギュレータ類がある。PEACH2 チップは、PCIe Gen2 IP の動作周波数に合わせ、主要な機能は 250MHz で動作する.

# 3.5 TCA におけるプログラミング環境

TCA におけるプログラミング環境は,NVIDIA から提 供される CUDA 開発環境を基本とする.現在 TCA を使 用するための API は PEACH2 のハードウェアを利用する ための基本機能と,それら基本機能を用いた allgather や reduce などの集団通信関数 [16] などが用意されている.

TCA は各種制御及び通信対象となるデータの名前空間 として、PCIe アドレス空間を用いる.しかし、プログラ ム中で PCIe アドレスを直接扱うと煩雑なため、TCA API によるプログラミングでは、tcaHandle を作成し、そのハ ンドルに PCIe アドレスと TCA におけるノード番号を格 納する.また、GPU メモリを TCA の通信対象とする場合 は、GPUDirect Support for RDMA によって GPU メモ リを PCIe アドレス空間にマップし、得られた PCIe アド レスを tcaHandle に格納する.

TCA がハードウェアによって提供する通信は,送信側 ノードのメモリの内容を,受信側ノードのメモリに書き込 む RDMA(Remote Direct Memory Accesss) による片方向 通信である。片方向通信では,通信を開始する時点で送信 側ノードが受信側ノードへの書き込みアドレスを知ってお く必要ある。そのため,TCA API による通信では,ノー ド間で TCA ハンドルの交換を転送前に行っておくことが 必要となる。

TCA API では現在のところ,プロセスの起動や TCA ハンドルを交換する機能がないため,それらの不足した機 能については MPI と連携する必要がある.

TCA API において, chaining DMA による通信は以下 のような流れで行う.

- cudaMalloc 関数やtcaMalloc 関数を用いて、メモリ を確保する. CPUメモリに関しては、tcaMalloc 関 数によって得られたものしか TCA では扱えない.
- (2) tcaCreateHandle 関数によって tcaHandle を作成 する.
- (3)受信側ノードと送信側ノードで tcaHandle の交換を 行う.
- (4)送信側ノードはtcaCreateDMADesc 関数を用いてディ スクリプタチェインを作成する.
- (5) tcaSetDMADesc\_Memcpy 関数を用いて、ディスクリプ タに送信バッファのアドレスと受信バッファのアドレ ス、サイズなどを設定する。
- (6) tcaSetDMAChain 関数を用いて, DMAC のチャネル に対してディスクリプタチェインの先頭を設定する.
- (7) tcaStartDMADesc 関数を用いて, 通信を開始する.
- (8) TCA の API は受信完了を通知する仕組みを備えているため、受信側ノードは tcaWaitDMARecvDesc 関数を用いて受信が完了するのを待つことができる.

# 4. QUDAのTCAによる実装

本稿では、QUDAのステンシル計算に含まれる通信を TCAによる通信に置き換えることを検討する。QUDAで は基本的に Send と Receive による1対1通信と、Allreduce などの集団通信を用いている。これらの通信関数はすべて 抽象化されており、comm から始まる関数名が付けられて おり、実装として MPI と QMP を選択することができる。

文献 [17] では、TCA API によって1対1通信機能を実 装し、QUDA の抽象化された通信関数を置き換えること によってQUDA の通信のTCA 化を行った [17]. しかし、 TCA のハードウェアでは RDMA による書き込みのみに対 応しているため、これを用いて1対1通信を実現するため には送信側ノードへのアドレス通知が必要なためレイテン シが増加する問題や、TCA の特徴である Chaining DMA 機能を用いた複数の通信の連続処理を活用することができ ない問題などがあった.

そこで本稿では、QUDA の抽象化された1対1通信関数 の置き換えによってTCA 化をするのではなく、QUDA の 通信コードそのものをTCA を使用するのに適した RMA (Remote Memory Access) に書き換えることを検討した. そのために新たに RMA 通信を行う抽象関数を定義し、 MPI-3 の RMA 関数を用いた実装と TCA API を用いた実 装を作成し、これらの抽象関数を用いて QUDA の通信部 分の書き換え、QUDA の通信の TCA 化を行った.今回 定義した RMA 通信を行う抽象関数を "QUDA RMA イン ターフェイス"と呼ぶ.

QUDA RMA インターフェイスの実装はまず, MPI-3 の RMA 関数を用いたバージョンを作成し, QUDA RMA イ ンターフェイスを用いた QUDA で正しい解を得られるこ とを確認してから, TCA API を用いたバージョンを作成 した.

この節では, QUDA RMA インターフェイスについて 述べる. MPI-3 の RMA を用いた実装については 5.1 で, TCA API を用いた実装については 5.2 で述べる

#### 4.1 RmaWindow

window\_alloc 関数は, RMA によってデータが書き込ま れるメモリ領域を確保し, RmaWindow オブジェクトを返す. RmaWindow オブジェクトは, RMA 通信の対象となるメモ リ領域についての情報を保持している. QUDA RMA イ ンターフェイスを通して行われる RMA 通信では,送信ア ドレスと受信アドレスの両方の指定を, RmaWindow とオフ セットを用いて行うため,これらのアドレスは RmaWindow の領域内に含まれている必要がある. RmaWindow は,全 ノードが同じ内容のオブジェクトを持つ必要があるため, window\_alloc 関数は集団通信関数のように全ノードが同 時に行う必要がある.

#### 4.2 MsgHandle

MsgHandle オブジェクトは元々 QUDA の1対1通 信の通信パターンを保持するためのハンドルとして 定義されていた. MPI による1対1通信の実装では, MPI\_{Send|Recv}\_init 関数を用いた persistent communication を行っている. persistent communication とは, 通信前に通信に関する情報を登録しておき,実際の通信の 際には登録された情報を元に通信を行う方法である.登録 された情報は何度も使いまわすことができるため,同じ通 信パターンを繰り返すアプリケーションにおいては,通信 ライブラリ実装による最適化が期待できる. MsgHandle は MPI\_{Send|Recv}\_init 関数が返す MPI\_Request を保持 している. MPI\_Request には送信や受信のためのポインタ や, Datatype, データサイズなどの情報が含まれている. 実際に通信する際には MPI\_Request を MPI\_Start 関数に 渡すことより開始することができる.

QUDA RMA インターフェイスでは, declare\_write 関数を用いて MsgHandle を作成する. declare\_write 関数 は引数として, 書き込み先 RmaWindow とそのオフセット, 書き込み元 RmaWindow とそのオフセット, そして書き込み 先のランクを指定する. 作成した MsgHandle は RMA 通 信に必要な情報を保持しており, 実際に通信を行う際は次 に述べる RmaQueue を通して行う.

#### 4.3 RmaQueue

作成した MsgHandle による通信の開始や待機は, RmaQueue オブジェクトを通して行う.以下に RmaQueue を操作する関数について述べる.

#### Alloc

RmaQueue を作成する. この時, RMA 通信によって リモートからデータが書き込まれる RmaWindow を関 連付ける. 関連付けられた RmaWindow は同期操作な どで用いられる.

#### Free

作成した RmaQueue の開放を行う.

#### Start

RmaQueue に登録さている MsgHandle に記述された RMA 通信を開始する.

## $\mathbf{Wait}$

Start によって開始された RMA 通信の完了およびリ モートノードからの書き込みの完了を待つ.

# $\mathbf{Push}$

作成した MsgHandle を RmaQueue に登録する.

#### Commit

Push による MsgHandle の登録を終了し, RmaQueue に登録された RMA 通信を開始できる状態にする.



図 4 QUDA RMA インターフェイスによる通信を行うコードの 流れ

#### Add Origin

RmaQueue に関連付けられた RmaWindow に書き込みを 行うリモートノードのランク (以下, Origin ランクと 呼ぶ)を登録する.

# Clear

RmaQueue に登録された操作をすべて消去する.

Push 関数と Commit 関数では通信の準備などを行うた め、オーバーヘッドが発生する可能性がある。特に TCA API を用いた実装の場合、PEACH2 の通信のための DMA ディスクリプタの設定は数  $\mu$  秒のオーバーヘッドがある が、これらの処理は Commit 関数で行われる。QUDA で は、同じ通信パターンを繰り返して行うため、初回の通信 の時に RmaQueue を作成し Push と Commit を行えば、そ れ以降の通信では Start と Wait を行えばよく、通信の準備 のオーバーヘッドを削減できる。Add Origin 関数によっ て登録された Origin ランクは Wait 関数でリモートノー ドからの書き込み完了を待機するために用いる。

## 4.4 QUDA RMA インターフェイスによる通信の流れ

QUDA RMA インターフェイスによる通信を行うコード の流れを図4に示す.図4では、Proc1とProc2で相互 にデータを送り合っている.

通信を行うには、まず RMA によってリモートから データが書き込み先領域を作成するために全ノードで window\_alloc 関数を呼び出す.また、書き込み元領域の 作成も同様に window\_alloc 関数を用いる. 次に通信を行うための RmaQueue を queue\_alloc に よって作成する.declare\_write 関数によって必要な MsgHandle を作成し, RmaQueue に queue\_push 関数によっ て登録する.また, Origin ランクを queue\_add\_origin 関 数によって RmaQueue に登録する.全ての通信に必要な情 報を RmaQueue に登録した後は, queue\_commit を呼び出 して通信準備を完了させる.同じ通信パターンを繰り返し 用いる場合はこれらの処理はプログラム中に1度呼び出す のみでよい.

図4のプログラムの流れでは計算ループがあることを想 定している.このループでは計算の次に通信を行うが、こ の通信パターンが毎回同じ場合、queue\_start 関数による 通信の開始と、queue\_wait 関数による通信完了の待機の みで通信に関する処理が済むため、通信の準備のオーバー ヘッドを削減することができる.

オブジェクトが不要になった場合は, comm\_free 関数 によって MsgHandle の開放を, queue\_free 関数によって RmaQueue の開放を, window\_free 関数によって RmaWindow の開放をそれぞれ行う必要がある.

# 4.5 QUDA RMA インターフェイスによる1対1通信 の置き換え

作成した QUDA RMA インターフェイスによって QUDA の1対1通信を置き換えた.ただし,PEACH2 は Read 操 作に直接は対応していない.TCA を用いて Read 操作を 行うには Proxy Write を用いる必要があり,オーバーヘッ ドが大きい.そのため,Send 操作を Write 操作によって 置き換えた.また,RMA の Write 操作は書き込みを行う 側のノードのみが行い,書き込まれる側のノードは同期操 作のみで良いので,Receive 操作はすべて削除した.

# 5. QUDA RMA インターフェイスの実装

この節では,QUDA RMA インターフェイスの MPI-3 の RMA 関数を用いた実装と,TCA API を用いた実装に ついて述べる.

## 5.1 MPI の片方向通信による実装

QUDA の MPI 1 対 1 通信の実装では, MPI\_{Send|Recv}\_init 関数を用いた persistent communication を行うため, MsgHandle はこの MPI 関数が返 す MPI\_Request を保持するのみで良かったが, MPI-3 の RMA には, persistent communication と同等の機能 がない. そのため, MPI-3 による実装では MsgHandle は書き込み元の RmaWindow とオフセット, 書き込み先 の RmaWindow とオフセット, その他にも通信サイズや Datatype など通信に必要な情報をすべて保持している. *Start* 関数では, RmaQueue に登録されている MsgHandle に記憶されている通信の情報を元に, MPI\_Put 関数によっ IPSJ SIG Technical Report

てリモートノードへデータを書き込んでいく. MPI-3 に よる実装では, *Commit* 関数で特に行うことはない.

window\_alloc 関数では MPI\_Win\_create 関数を用いて MPI\_Win を取得し, RmaWindow ではこれを保持している. MPI\_Win は MPI-3 の RMA によって操作できる領域を表 したハンドルである. MPI\_Win は全ノードで共通したオブ ジェクトを用いるので, MPI\_Win\_create 関数は全ノード で同時に呼ばれる必要がある. MPI\_Put 関数ではリモート への書き込み先指定は MPI\_Win とデータへのオフセットで 行う必要がある. ローカルにある書き込み元については通 常のアドレスで指定する.

Wait関数は, MPI\_Win\_start, MPI\_Win\_post, MPI\_Win\_complete, MPI\_Win\_wait の 4 つの MPI RMA のための同期関数を用いて実装した. MPI\_Win\_start 関 数を呼び出してから, MPI\_Win\_complete 関数を呼び出 すまでの区間を "access RMA epoch" とよび、リモー トヘデータを書き込む側は access RMA epoch の中で MPI\_Put 関数によるリモートへの書き込みを行う. また, MPI\_Win\_post 関数を呼び出してから, MPI\_Win\_wait 関数 を呼び出すまでの区間を "exposure RMA epoch" と呼ぶ. exposure RMA epoch が終了する MPI\_Win\_wait 関数から 返ってくるときには access RMA epoch で発行された書き 込みが完了していることが保証されている. access RMA epoch では、どのノードへ書き込みを行うのかの情報が 必要になので、Push 時にどのノードへ書き込むかの情報 を MsgHandle から取り出し, RmaQueue に記憶しておく. exposure RMA epoch では、どのノードから書き込まれる かの情報が必要であるが、この情報に関しては Add Origin 関数によって登録されている Origin ランクを使用する.

#### 5.2 TCA による実装

TCA の実装においても Push された MsgHandle の内 容を覚えておく必要がある. Push された MsgHandle は Commit 時にディスクリプタの設定が行われ全て chaining によって連結される. Start 時には DMAC にディスクリ プタテーブルの先頭を指定し,tcaDMADescStart 関数に よって DMA を開始する.ディスクリプタの内容の設定は Commit 時に完了しているため,ディスクリプタ書き込み のオーバーヘッドを削減することができる.また,chaining を用いて,各方向への通信をすべてつなげることができ, 通信の開始時には先頭のディスクリプタの開始のみです べての方向への通信を開始できる.本稿の実装では必要な ディスクリプタの個数は 1024 個以下に収まっているため, ディスクリプタは PEACH2 内蔵メモリにディスクリプタ を作成した.

window\_alloc 関数では, tcaCreateHandle 関数によっ て GPU メモリの tcaHandle の取得を行う. しかし, tcaCreateHandle 関数で得られる tcaHandle は作成し た時点ではそのノードでしか使うことができないので, MPI\_Allgater 関数によって全ノードに配布する. これに より, RmaWindow を通して全てのノードへ tcaHandle を 用いた RDMA による書き込みが行えるようになる.

TCA において、リモートからの書き込みを待つには tcaDMAWaitDesc 関数を用いることができるが、この関数 は特定のノードからの書き込みを待つ関数であるため、事 前にどのノードから書き込みがあるかを知っている必要が ある. QUDA RMA インターフェイスでは、どのノードか ら書き込まれるかという情報は Add Origin 関数によって Origin ランクとして登録されているため、Waitでは、登 録されている Origin ランクの全てから書き込み完了通知 を受け取るまで待機をすることにより実装した。

# 6. 評価と考察

#### 6.1 評価環境

TCA を用いた QUDA 実装の評価のため, TCA 実証 クラスタ HA-PACS/TCA 上で性能測定を行った。HA-PACS/TCA のノード構成を表1に示す。HA-PACS/TCA では, PEACH2 によって隣接ノード間を接続すると同時 に, 2 系統からなる InfiniBand QDR 4x によってもノー ド間が接続されている。よって, PEACH2 による実装と MPI/InfiniBand による実装を公平に比較することができ る。MPI 実装には MVAPICH2-GDR 2.0b を用いている。

ノードのブロック図は先に示した図1のように2つの CPUを搭載しており,CPU0にPEACH2ボードが接続 され,CPU1にInfiniband HCAが接続されている.しか し,Intel Xeon E5プロセッサ(SandyBridge アーキテク チャ)及びその改良版のE5-v2プロセッサ(IvyBridge アー キテクチャ)では,PCIeデバイス同士がQPIを通して通 信を行うと大幅にバンド幅が低下することが知られてお り,そのため,TCAによる実装の測定にはPEACH2と同 じくCPU0に接続されているGPU0もしくはGPU1を, Infinibandを用いたMPIによる実装の測定にはInfiniband HCAと同じくCPU1に接続されているGPU2もしくは GPU3を使用する.

#### 6.2 性能測定と考察

性能測定には QUDA で提供されている invert\_test プ ログラムを用いた. invert\_test では CG 法によって線形 方程式を解き,反復回数と GFLOPS によって性能を出力 する.

X, Y, Z, T はそれぞれ x, y, z, t の各次元の各プロ セスあたりの格子点数を表し,  $n_X$ ,  $n_Y$ ,  $n_Z$ ,  $n_T$  は各次 元の分割プロセス数を表す.また,  $N_X$ ,  $N_Y$ ,  $N_Z$ ,  $N_T$  は それぞれ全体の格子点数を表し,  $(N_X, N_Y, N_Z, N_T) =$  $(X \times n_X, Y \times n_Y, Z \times n_Z, T \times n_T)$ となる.測定は,  $(N_X, N_Y, N_Z, N_T) =$  (8,8,8,8) と $(N_X, N_Y, N_Z, N_T) =$ 

IPSJ	$\operatorname{SIG}$	Technical	Report
------	----------------------	-----------	--------

表1 H	A-PACS/TCA ノード構成		
ハードウェア			
CPU	Xeon-E5 2680 2.8GHz $\times 2$		
Memory	DDR3 1866 MHx $\times$ 4ch, 128 Gbytes		
Motherboard	SuperMicro X9DRG-QF		
GPU	NVIDIA K20x $\times 1$		
InfiniBand	Mellanox Connect-X3 Dual-port QDR		
PEACH2 ボード			
FPGA	Altera Stratix IV GX 530 1932pin		
PEACH2 論理	version 20130222		
ソフトウェア			
OS	Linux, CentOS 6.4		
GPU ドライバ	NVIDIA-Linux-x86_64-331.75		
GPU プログラム環境	CUDA 6.0		
MPI	MVAPICH2-GDR 2.0b		

(16, 16, 16, 16) の 2 つの問題サイズについて行った.前者 を Small Model,後者を Large Modle と呼ぶ.それぞれの 問題サイズに対してノード数を変えた強スケーリングにつ いて測定を行った.現在,HA-PACS/TCA では 16 ノード が PEACH2 によって接続されているため,最大 16 ノー ドを用いて測定を行った.図5 は Small Model の測定結 果を,図6 では Large Model の測定結果を示している.図 中の "MPI-P2P"は従来の MPI による1対1通信を用い た実装の性能を, "MPI-RMA"は QUDA の通信を QUDA RMA インターフェイスによって書き換え,通信方法として MPI-3 の RMA を用いた実装の性能を, "TCA"は QUDA の通信を QUDA RMA インターフェイスによって書き換 え,通信方法として TCA を用いた実装の性能をそれぞれ 表す.

CG 法の反復回数は格子点数や分割数によって変化する ため、図5と図6では1反復あたりの平均時間を示してい る.また MPI-P2P では通信時間を載せていないが、これ は MPI-P2P では非同期1対1通信を行っており正確に通 信時間を測ることができないためである.

図 5 の Small Model の結果を見ると, どの分割数にお いても TCA の結果が MPI-P2P と MPI-RMA の結果より 二倍以上高速であった. これは, x 次元方向の通信サイズ が  $\frac{12KB}{n_Y}$ , y 次元方向の通信サイズが  $\frac{12KB}{n_X}$  と比較的小さ く, 低レイテンシである TCA を用いるほうが高速に通信 できるためである.  $(n_X, n_Y) = (4, 2)$  の時には, TCA が MPI-RMA より 2.3 倍, 高速である事がわかる.

図 6 の Large Model の結果を見ると, Small Model と比較して性能の差が小さく, ノード数  $(n_X, n_Y) =$ (2,1), (1,2), (4,1), (2,2) では TCA の方が高速であるが, それ以外では MPI-RMA の方が良い結果となっている. Large Model では,  $x 次元方向の通信サイズが \frac{96KB}{n_Y}, y 次$ 元方向の通信サイズが  $\frac{96KB}{n_X}$  と, Small Model と比べて大 きくなっている. そのため, TCA を用いた場合と MPI を



図 5 Smal Model の性能



図 6 Large Model の性能

用いた場合で通信バンド幅の差がほぼ無くなり,性能の差 が現れなくなっている.

しかし, Small Model, Large Model ともに, ノード数 を増やすほど性能が悪くなってしまっている. この原因の 一つとして, GPU で計算するには問題サイズが小さすぎ るというが考えられる. また, QUDA では通信前に不連続 な袖領域を通信に適した連続領域にコピーする packing 処 理がある. ノード数が増えると袖領域の数が増え, packing 処理を行う回数も増えるため計算時間が増加していると考 えられる. packing 処理に関しては, TCA API の提供す るブロックストライド通信機能を用いることにより回避で きる可能性があるため, 今後これを用いた実装を検討して いく予定である.

このように,図5と図6を比較すると,通信サイズが小 さい場合に低レイテンシである TCA が有用であることが わかる.一般的に強スケーリングではノード数が増えるに 連れて通信サイズも小さくなるため,TCA による低レイ テンシ通信が有効的だと考えられる.

しかし,結果的には Small Model では問題自体の小ささ により,また Large Model では通信時間の影響の相対的な 小ささにより,TCA による性能向上は十分示されていな い.今後,より多彩な問題サイズへの適用,問題サイズに 応じたより詳細な最適化や通信隠蔽手法の改良等,高性能 化のための工夫が必要である.

# 7. 関連研究

APEnet+[18] は、FPGA による独自の 3D トーラスネッ トワークを開発している。APEnet+においても TCA と 同様に GPU とネットワークインターフェース間の直接通 信を実現しているが、ネットワーク自体は QSFP+ ケーブ ルを用いた独自のプロトコルを使用する。

コモディティなネットワークである InfiniBand におい ても,GPUDirect support fot RDMA を使用して GPU と 直接通信ができる [19]. PEACH2 においても GPUDirect Support for RDMA を用いるが,InfiniBand ではネット ワークには PCIe と異なるプロトコルを用いるため,ノード 間の通信においても PCIe のパケットをそのまま転送できる PEACH2 のほうが,プロトコルの変換なしに通信できるた め有利であると考えられる.MPI 実装である MVAPICH2 では,上記の InfiniBand の機能を用いて CPU と GPU 間 のコピーを行わずに,ノードをまたぐ GPU 間通信を行う ことができる [20] が,TCA では MPI を用いる必要がない のでプロトコルスタックのオーバーヘッドを削減できる.

# 8. おわりに

本稿では、GPU 向け QCD ライブラリである QUDA の通信部分に対して TCA を適用し、性能評価を行った. QUDA の通信の TCA 化にはまず、QUDA 向けの RMA 抽象通信インターフェイスを定義した後、MPI-3 の RMA 通信を用いた実装を作成してインターフェイスを用いて正 しい解が得られることを確認した後、TCA による実装を 行った.

その結果,通信サイズが小さくなる Small Model にお いて,TCA を用いた実装が MPI を用いた実装より高 速であることが確認できた.特に Small Model において  $(n_X, n_Y) = (4, 2)$ の時に,TCA による通信を行う実装が MPI-3 の RMA による通信を行う実装より 2.3 倍,高速 することができた.一方,Large Model においては,通 信サイズが比較的大きくなるため,TCA を用いた実装と MPI を用いた実装で大きな差は確認できなかった.今後 は,QUDA において PEACH2 のブロックストライド転送 機能を有効活用する方法について検討を進めていく予定で ある.

# 謝辞

本研究に際し御協力, 御助言をいただいた Davide Rossetti 氏, Dale Southard 氏を始めとする NVIDIA 社, およ び NVIDIA JAPAN 諸氏に深く感謝する. 日頃より御議 論いただいている筑波大学計算科学研究センター次世代計 算システム開発室および先端計算科学推進室の各メンバに 感謝する. 本研究の一部は JST-CREST 研究領域「ポスト ペタスケール高性能計算に資するシステムソフトウェア技 術の創出」,研究課題「ポストペタスケール時代に向けた演 算加速機構・通信機構統合環境の研究開発」による.

# 参考文献

- [1] Top500 Supercomputer Sites. http://top500.org/.
- [2] NVIDIA Corp.: NVIDIA GPUDirect. http://developer.nvidia.com/gpudirect.
- [3] NVIDIA Corp.: Developing A Linux Kernel Module Using RDMA For GPUDirect. http://developer.download.nvidia.com/compute /cuda/5\_0/rc/docs/GPUDirect RDMA.pdf.
- [4] M. A. Clark, R. Babich, K. Barros, R. C. Brower and C. Rebbi. Solving Lattice QCD systems of equations using mixed precision solvers on GPUs. Comput. Phys. Commun. 181, pages 15171528, (2010).
- [5] Mike Clark.: QUDA A Library for QCD on GPUs. http://lattice.github.io/quda.
- [6] R. Babich, M. A. Clark, B. Joo, G. Shi, R. C. Brower, and S. Gottlieb. Scaling lattice QCD beyond 100 GPUs. International Conference for High Performance Computing, Networking, Storage and Analysis (SC), (2011).
- [7] Message Passing Interface (MPI) Forum Home Page. http://www.mpi-forum.org/.
- [8] Lattice QCD Message Passing (QMP). http://usqcd.jlab.org/usqcd-docs/qmp/.
- [9] 塙 敏博, 児玉 祐悦, 朴 泰祐, 佐藤 三久: Tightly Coupled Accelerators アーキテクチャのための通信機構, 情報処理 学会研究報告 (アーキテクチャ), Vol. 2012-ARC-201, No. 26, pp. 18 (2012).
- [10] 塙 敏博, 児玉 祐悦, 朴 泰祐, 佐藤 三久: Tightly Coupled Accelerators アーキテクチャに基づく GPU クラス タの構築, 2013 年先進的計算基盤システムシンポジウム (SACSIS2013) 論文集, pp. 150–157 (2013).
- [11] Hanawa, T., Kodama, Y., Boku, T. and Sato, M.: Interconnect for Tightly Coupled Accelerators Architecture. IEEE 21st Annual Sympsium on High-Performance Interconnects (HOT Interconnects 21), pp. 79-82 (2013).
- [12] Kodama, Y.,Hanawa, T., Boku, T. and Sato, M.: PEACH2: FPGA based PCIe network device for Tightly Coupled Accelerators. Fifth International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART 2014).
- [13] PCI-SIG: PCI Express Base Specification, Rev. 3.0 (2010).
- [14] NVIDIA Corp.: NVIDIA Tesla Kepler GPU Computing Accelerators. http://www.nvidia.co. jp/content/tesla/pdf/Tesla-KSeries-Overview -LR.pdf.
- [15] PCI-SIG: PCI Express External Cabling Spec- ification, Rev. 1.0 (2007).
- [16] 松本 和也, 塙 敏博, 児玉 祐悦, 藤井 久史, 朴 泰祐. 密結 合並列演算加速機構 TCA を用いた GPU 間直接通信に よる CG 法の実装と予備評価. 情報処理学会研究報告, Vol.2014-HPC-144, (2014).
- [17] 藤井 久史, 塙 敏博, 児玉 祐悦, 朴 泰祐, 佐藤 三久, 藏増 嘉伸, Mike Clark. GPU 向け QCD ライブラリ QUDA の TCA アーキテクチャによる実装. 情報処理学会研究報告, Vol.2014-HPC-143, (2014).
- [18] Rosetti, D. et al.: Leveraging NVIDIA GPUDirect on APEnet+ 3D Torus Cluster Interconnect (2012). http://developer.download.nvidia.com/GTC/PDF/ GTC2012/PresentationPDF/S0282-GTC2012-GPU-Torus-Cluster.pdf.

情報処理学会研究報告

IPSJ SIG Technical Report

- [19] Mellanox Technologies: Mellanox OFED GPUDirect. http://www.mellanox.com/content/pages.php?pg= products dyn&product family=116&menu section=34.
- [20] Dhabaleswar K (DK) Panda:MVAPICH2: A High Performance MPI Library for NVIDIA GPU Clusters with InfiniBand (2013). http://ondemand.gputechconf.com/gtc/2013/presentations/S3316-MVAPICH2-High-Performance-MPI-Library.pdf