# GPU/MIC クラスタにおける疎行列ベクトル積の性能評価

前田 広志<sup>1,a)</sup> 高橋 大介<sup>2,b)</sup>

概要: 疎行列ベクトル積は,科学技術計算をはじめとする多くのアプリケーションにおいて重要な計算カー ネルである.近年ではアクセラレータとして NVIDIA 社の GPU や,Intel 社の提唱する MIC アーキテク チャに基づいた Xeon Phi コプロセッサ等を搭載した計算機システムが増加しており,これらのシステム を活用できるアルゴリズムが重要となっている.本研究では GPU を搭載したクラスタと Xeon Phi を搭 載したクラスタにおいてそれぞれのシステムで効果的な並列 SpMV のアルゴリズムについて検討,実装お よび評価を行った.その結果,行列の形状や MPI プロセス数により適するアーキテクチャは異なるが,一 部の行列において GPU や MIC 向けの実装では CPU 向けの実装以上の性能を達成することができた.

# 1. はじめに

疎行列ベクトル積 (Sparse Matrix Vector Multiplication,以下 SpMV)は、科学技術計算をはじめとする多く のアプリケーションにおいて重要な計算カーネルである. SpMV は工学や物理学におけるシミュレーション時間に大 きな影響を与えており、SpMV を高速化することで実アプ リケーションの実行時間の削減が期待できる.これまでに 並列 SpMV のアルゴリズム [1][2][3] が提案されてきたが、 これらの効果は対象の行列の非零構造や計算機のアーキテ クチャに大きく依存し、最適な高速化アルゴリズムは行列 や計算機の性質によって異なってしまう.

近年ではアクセラレータとして NVIDIA 社の GPU (Graphics Processing Unit) や, Intel 社の提唱する MIC (Many Integrated Core) [4] アーキテクチャに基づいた Xeon Phi コプロセッサ等を搭載した計算機システムが増 加している.スーパーコンピュータの性能をランク付けす る TOP500[5] において, 2013 年 11 月の発表では 1 位のシ ステムに Xeon Phi コプロセッサが, 2 位のシステムには NVIDIA 社の GPU である K20X が搭載されており, アク セラレータの重要性が高まっていることが分かる.実際に アクセラレータを SpMV に応用する研究 [6][7][8] は盛んに 行われており, GPU 等のアーキテクチャに適したアルゴ リズムや格納形式等も提案されている.

また TOP500 に代わるベンチマークとして, SpMV が 計算のボトルネックとなりやすい共役勾配法 (Conjugate Gradient Method,以下 CG 法)を利用する HPCG (High Performance Conjugate Gradient) [9] が提案されるなど, これから SpMV はさらに注目されることになると考えられ る.そのため,SpMV においてこれらのシステムを活用で きるアルゴリズムが重要となっている.本研究では GPU 搭載ノードからなるクラスタと Xeon Phi コプロセッサ搭 載ノードからなるクラスタにおいてそれぞれのシステムで 効果的な SpMV のアルゴリズムについて検討,実装および 評価を行う.

# 2. 疎行列ベクトル積

疎行列とは多くの要素が零である行列を指す. SpMV は *M* 行 *N* 列の疎行列 *A*, *N* 行の密ベクトル *x*, *M* 行のベク トル *y* を用いて式 (1) で表される.

$$y = Ax \tag{1}$$

SpMV は特に CG 法などの線型方程式を解くアルゴリズム に必要な計算であり,処理時間においても大きな比率を占 める.これらのアルゴリズムは反復計算を含み,行列は変 わることなく繰り返し利用される.そのため,疎行列ベク トル積では反復間で行列が変わらないことを前提とした分 散方法,前処理等に様々な手法が提案されている.

また, 疎行列には様々な格納手法が提案されている. 今回 用いるのはスタンダードな手法である CRS (Compressed Row Storage) [2][10] 形式であり, この形式では式 (2) の行 列を式 (3), (4), (5) のように 3 つの配列で格納する. val 配列では行列の値を保持し, idx 配列ではそれぞれの非零 要素の列インデックスを保持する. ptr 配列ではそれぞれ の行の先頭要素に対応する val 配列と idx 配列のインデッ クスを持つ. この手法は, 必要となるメモリは少ないが,

<sup>1</sup> 筑波大学大学院システム情報工学研究科

<sup>2</sup> 筑波大学システム情報系

<sup>&</sup>lt;sup>a)</sup> maeda@hpcs.cs.tsukuba.ac.jp

<sup>&</sup>lt;sup>b)</sup> daisuke@cs.tsukuba.ac.jp

並列化を行う際に行分割をすると負荷が不均一になってし まうなどの特徴がある.

$$A = \begin{cases} 1 & 0 & 0 & 4 \\ 0 & 3 & 0 & 0 \\ 0 & 5 & 8 & 0 \\ 6 & 0 & 9 & 2 \end{cases}$$
(2)

$$val = \begin{bmatrix} 1 & 4 & 3 & 5 & 8 & 6 & 9 & 2 \end{bmatrix}$$
 (3)

$$idx = \begin{bmatrix} 0 & 3 & 1 & 1 & 2 & 0 & 2 & 3 \end{bmatrix}$$
 (4)

$$ptr = \begin{bmatrix} 0 & 2 & 3 & 5 & 8 \end{bmatrix}$$
(5)

## 2.1 並列 SpMV

SpMV を並列に計算するために, 疎行列 A とベクトル x とベクトル y を複数 MPI プロセスで保持するための分散 手法や格納形式などを検討する必要がある. 格納形式は前 述の通り CRS 形式を用いるが分散手法には PETSc[1] 等 で用いられる手法を選択した.

行列 A とベクトル x, y の分散の概要を図 1 に示す. P0~P7 は 8 個の MPI プロセスの番号となるランクを表 す. この分散手法ではそれぞれの MPI プロセスが行列を 行分割したものと,行列の対角要素に対応するベクトルの 一部を保持し,それぞれの保持した行に対応する計算を行 う.これにより非零要素が対角線上に多いタイプの行列に は効果的な分散方法となる.しかし,逆に非零要素が対角 要素以外に多い場合には非効率となる.

SpMV を計算する際に通信が必要な領域,不要な領域の 概要を図 2 に示す.計算時には他の MPI プロセスからベ クトル x の各要素を受け取ることで行列を分散したままで SpMV の計算を可能にする.この通信では必要な要素のみ を受け取ることで通信量を最小にする手法 [3] を用いた. また通信の前にベクトル x の保持している要素とその要素 の行に対応する列に存在する行列 A の要素との計算を行 うことができるため,通信と計算をオーバーラップする手 法 [1] を用いた.

# 3. アクセラレータ

アクセラレータとはこれまで CPU の行ってきた一部の 処理に特化し,高速に計算を行うハードウェアのことを指 す.近年では NVIDIA 社の GPU や Intel 社の MIC アーキ テクチャなどが話題となっている.これらのアクセラレー タは PCI Express バスによりホストと接続されるという 点で共通しているがハードウェアの構成や扱い方において は大きく異なる.本研究では NVIDIA 社の GPU を用いる ための開発環境である CUDA (Compute Unified Device Architecture) [11] や,MIC アーキテクチャに基づいたプ ロセッサである Xeon Phi を用いた.本章では Xeon Phi の 実行モデルについて述べ,CUDA や MIC アーキテクチャ



図1 並列 SpMV における各 MPI プロセスのデータ保持



**図 2** 並列 SpMV における各 MPI プロセスの計算

の詳細については割愛する.また,本論文ではホストのプ ロセッサと区別するために GPU や Xeon Phi などを総称 してコプロセッサと呼ぶ.

#### 3.1 Xeon Phiの実行モデル

Xeon Phi を扱う方法にはネイティブモデルとオフロード モデルがある.ネイティブモデルとはプログラムの実行を 全て Xeon Phi 上で行うモデルである.このモデルは既存 のソフトウェアのコードの変更を最小限に抑えるモデルで あり,並列性が高いプログラムには適しているが,並列性 の低いプログラムや I/O の多いプログラムには適さない.

これに対し、オフロードモデルは基本的にホスト CPU 上 でプログラムを実行し、一部のコード領域をプログラマー が指定することにより Xeon Phi 上で実行するモデルであ る. このモデルではオフロード時にコプロセッサへのデー タ転送を必要とするため、オフロード領域は転送のオー バーヘッドと並列化による効率化を考慮し、慎重に決める 必要がある.また、実行するターゲットとなるデバイスが 存在しない場合はホスト CPU 上で実行されるため、クラ スタ環境などにおいて柔軟な構成が可能となっている.

本研究ではマルチノード環境を対象としており、MPI (Message Passing Interface) を用いるため様々な実行方法 がある. MPIを用いる場合の実行方法の概要を図3に示 す.まず、1つ目の Host-only モデルはホスト CPU のみ で MPI を用いた構成であり、これが従来のマルチノード の実行スタイルである.次に,2つ目の Offload モデルは Host-only モデルのプログラムの一部をオフロードにより Xeon Phi上で実行する. 3つ目の Symmetric モデルはホ スト CPU と同じプログラムを Xeon Phi 向けにビルドしネ イティブモデルで実行することで、ホスト CPU と同じ振る 舞いをするモデルである. このモデルは全ての計算資源を 活用するため計算資源を無駄にしない. 4つ目の MIC-only モデルは Xeon Phi 向けにビルドされたバイナリを用いて Xeon Phi だけでネイティブモデルで実行し、ホスト CPU を一切使わないモデルである. 同一ノードに存在する複数 の Xeon Phi ボード間だけでなく,異なるノードに付属す る Xeon Phi ボード間でも MPI 通信を行うことが可能で ある.



図 3 Xeon Phi の実行モデル

# 4. SpMV の実装

先行研究では CPU や GPU におけるマルチノード向け SpMV の実装のみで,MIC におけるマルチノード向け実 装は我々の知る限りでは研究されていなかった.しかし 多数のコアを備える MIC を複数利用することで CPU や GPU 搭載クラスタ以上の性能を達成できることが期待で きる.本研究では通信部分に先行研究で用いられている 手法 [1],そして計算部分には既存のライブラリを用いて, CPU,GPU,MIC におけるマルチノード向けに実装を行っ た.処理の擬似コードを図 4 に示す.

# 4.1 並列化

並列化には第 2.1 節で示した手法を用いた. CG 法など で用いられる SpMV では同じ行列を複数回反復して用い ることを前提とし,事前に対象の行列を全ての MPI プロ セスで出来るだけ行数が均等になるように連続した行を割 り当てる(図1).割り当てが決定すると必要な通信が確定 するので事前に送受信する MPI プロセスのランク,送受 信するベクトル x のインデックスを保持しておく.SpMV ではまず,それぞれが通信により取得する必要のあるベク トル x の各要素の送受信を非同期で開始する.次に通信の 完了を待たずに計算に通信の不要な部分,すなわち行列の 対角要素に対応する計算を,通信とオーバーラップして行 い,終了すると非同期通信の完了を待つ.最後に通信が完 了すると対角外要素の計算を行う.

GPUやMICオフロードモデルを利用する場合,図4の 27行目と31行目のSpMVの計算前にベクトルxの要素を コプロセッサへ転送する.そして31行目の計算終了時に はベクトルyをホストに転送する処理を行う.

また,通信においてはベクトル x の各要素を送る際に 1 つずつ送信するのではなく,連続した領域に値を格納し, まとめて送信するためにベクトル x の各要素を配列に格納 し直すパッキングを行う.この処理は通信するデータ量が 多い場合にはオーバーヘッドとなることがあり,MIC では その影響がホスト CPU と比べると大きいためパッキング にはスレッド並列化を行うことで性能の向上を図った.

# 4.2 計算カーネル

行列の格納形式には第 2.1 節で説明した CRS 形式を用 い, SpMV を実際に計算する部分には既存のライブラリ を使用した. CPU と MIC 向けの実装では Intel 社の提供 する数値演算ライブラリである Intel MKL (Math Kernel Library) [12] を用いた. MKL には mkl\_dcsrmv 関数が存 在し,式(6) を倍精度型で計算することができる.

$$y = \alpha \times Ax + \beta \times y \tag{6}$$

ローカル部分の計算では $\alpha$ を1, $\beta$ を0に設定し.ローカ ル外の計算では $\alpha$ を1, $\beta$ を1に設定することでベクトル yの計算を行った.

GPU 向けの実装には NVIDIA 社の提供する cuSPARSE (CUDA Sparse Matrix library) [13] を用いた. cuSPARSE には cusparseDcsrmv 関数が存在し、MKL と同様に式(6) を倍精度型で計算することができるため、MKL と同様に  $\alpha$ 、 $\beta$  を設定することで y の計算を行った.

# 5. 性能評価

# 5.1 実験概要

本章ではそれぞれの実装において GPU/MIC クラスタ 上で測定した結果を示す. GPU クラスタには筑波大学計 算科学研究センターの HA-PACS, MIC クラスタには同じ く筑波大学計算科学研究センターの COMA (PACS-IX) を用いた. HA-PACS, COMA の諸元を**表 1,表 2**に示

#### 情報処理学会研究報告

**IPSJ SIG Technical Report** 

1: mputs				
2: 行列 A,				
3: ベクトル <i>x</i> ,				
4: 保持しているベクトル x の要素数 <i>nLocal</i> ,				
5: 送るベクトル x のインデックスのリス	ト			
elements To Send,				
6: 送るベクトル x の要素数の合計 totalToBeSent	,			
7: 送るベクトル x の要素数のリスト sendLength,				
8: 貰うベクトル x の要素数のリスト recvLength,				
9: MPI プロセス数 <i>nProc</i> ,				
10: outputs				
11: ベクトル y				
12:				
13: $packed \leftarrow \{\}$				
14: for $i = 0$ to $totalToBeSent$ do				
15: $packed[i] \leftarrow x[elementsToSend[i]] \{ $ $\mathcal{N} \forall \neq \mathcal{V}$	グ			
処理(スレッド並列化)}				
16: end for				
17: $nSend \leftarrow 0$				
18: for $i = 0$ to $nProc$ do				
19: AsynchronousSend $(packed[nSend], i)$ {MPI	プ			
ロセス <i>i</i> へ非同期送信 }				
20: $nSend \leftarrow nSend + sendLength[i]$				
21: end for				
22: $nRecv \leftarrow nLocal$				
23: for $i = 0$ to $nProc$ do				
24: AsynchronousReceive $(x[nRecv], i)$ {MPI $\mathcal{T}\Box$	セ			
ス <i>i</i> から非同期受信 }				
25: $nRecv \leftarrow nRecv + recvLength[i]$				
26: end for				
27: <i>y</i> ← <i>Ax</i> { ローカル部分の計算 }				
28: for $i = 0$ to $nProc$ do				
29: WaitCommunication(i) {MPI プロセス $i$ から	送			
られるデータの受信完了まで待つ }				
30: end for				
31: $y \leftarrow y + Ax \{ \Box - \pi \lambda \psi $ の計算 $\}$				
32: return y				

**図 4** SpMV の擬似コード

す. HA-PACS の Tesla M2090 の理論ピーク演算性能は約 665GFLOPS(倍精度)であるのに対し, COMAの Xeon Phi 7110P は約 1208GFLOPS (倍精度) であるため, MPI プロセス当たりの演算性能は MIC 向け実装の評価環境の 方が性能が高いと考えられる.

入力となる行列は The University of Florida Sparse Matrix Collection[14] から正方行列で unsymmetric なものを 選んだ. それぞれの行列の情報を表3に示す.

MIC クラスタに関しては MPI 並列化した Offload モデ ルと MIC-Only モデル向け実装を用いた. それぞれの MPI プロセスは MIC のオフロードモデルとネイティブモデル により実現されているため、以下ではそれぞれオフロード モデル,ネイティブモデル向け実装と呼ぶ. Symmetric モ デルについてはホストとコプロセッサ間での MPI プロセ

ス数やスレッド数を検討する必要があり、ロードバランス を取ることが困難なため今回は割愛する. COMA では利 用形態により複数のパーティションが用意されており、今 回は汎用 CPU 20 コアと MIC 2 基を占有できる混合パー ティションを利用した.

実験ではプログラム中の図4に相当する部分のみを測定 した. GPU, MIC オフロードモデル向け実装では行列の領 域をコプロセッサ側で事前に確保, 転送しておき, 測定時 にはベクトル x のみをアクセラレータに送る形とした.ま た,測定にはそれぞれの行列に対し SpMV を 10 回繰り返 し、性能が最も高かった値を採用した. COMA では Xeon Phiのクロックソースに jiffies[15] を用いているため低い分 解能でしか測定ができなかった. そのためネイティブモデ ル向け実装では1回の測定を測定時間が1秒に達するまで SpMV を繰り返し、要した時間を SpMV の実行回数で割 るようにした.

<b>表 1</b> HA-PACS の諸元		
CPU	Intel Xeon E5-2670 2.6GHz $\times$ 2	
メインメモリ	DDR3 1600MHz 128GB	
GPU	NVIDIA Tesla M2090 $\times$ 4	
GPU メモリ	GDDR5 6GB $\times$ 4	
ノード間接続	Infiniband QDR $\times$ 2 $\nu$ $-\nu$	
ノード数	268	
コンパイラ	Intel C++ Compiler $14.0$	
MPI	Intel MPI 4.1.3	
CUDA Toolkit	5.0.35	
数値演算ライブラリ	Intel MKL 11.1.0	

<b>表 2</b> COMA の諸元			
CPU	Intel Xeon E5-2670v2 2.5GHz $\times$ 2		
メインメモリ	DDR3 1866MHz $64GB$		
MIC	Intel Xeon Phi 7110P (61 $\exists \vec{7}$ ) × 2		
MIC メモリ	GDDR5 8GB $\times$ 2		
ノード間接続	Infiniband FDR $\times$ 2 $\mathcal{V}$ $-\mathcal{W}$		
ノード数	393		
コンパイラ	Intel C++ Compiler $14.0$		
MPI	Intel MPI 4.1.3		
数値演算ライブラリ	Intel MKL 11.1.2		

#### 5.2 実験結果と考察

それぞれの実装の実験結果について考察し、最後にアー キテクチャ間の比較を行う.またグラフで横軸に行列を 扱っている場合は非零要素数が昇順になるように並べてい る. なお本論文では通信時間と言った場合, MPI 通信に要 する時間のみを指し、GPUと MIC オフロードモデルを用 いた際のホストとコプロセッサ間のデータ転送時間は含ま ない.

表 3 測定対象とする行列				
行列名	行数,列数	非零要素数		
lhr34	35152	764014		
g7jac200sc	59310	837936		
twotone	120750	1224224		
$mac_{econ_fwd500}$	206500	1273389		
raefsky3	21200	1488768		
ASIC_680ks	682712	2329176		
$thermomech\_dK$	204316	2846228		
stomach	213360	3021648		
webbase-1M	1000005	3105536		
sme3Dc	42930	3148656		
$laminar_duct3D$	67173	3833077		
xenon2	157464	3866688		
para-4	153226	5326228		
Chebyshev4	68121	5377761		
Hamrle3	1447360	5514242		
PR02R	161070	8185136		
torso1	116158	8516500		
ohne2	181343	11063545		
$TSOPF\_RS\_b2383\_c1$	38120	16171169		
Freescale1	3428755	18920347		
rajat31	4690002	20316253		
FullChip	2987012	26621990		
RM07R	381689	37464962		
circuit5M	5558326	59524291		
cage15	5154859	99199551		
ML_Geer	1504002	110879972		
HV15R	2017169	283073458		

## 5.2.1 CPU 向け実装

CPU向け実装では HA-PACS 上で 1 ノード当たり 4MPI プロセス,1MPI プロセス当たり 4 スレッドを割り当てて 測定を行った。MPI プロセス数を変化させた時の測定結果 のうち特徴的な行列について図 5 に示す。CPU向け実装 においては 64MPI プロセスで実行することで最大約 53.38 倍性能が向上した。一部,MPI プロセス数が 2 倍になると 性能が 2 倍以上となる結果が見られたが,これは 1MPI プ ロセス当たりの非零要素数が減少しキャッシュヒット率が 増加したことが影響していると考えられる。

sme3Dc では MPI プロセス数が 8 以下では MPI プロセ ス数の増加に従って性能も向上しているがそれより多くな ると伸びが緩やかになった. さらに MPI プロセス数が 64 になると計算時間は短縮されるものの,通信時間が増加し, 全体の性能が低下する結果となった. これは他の多くの行 列においても同様で,ある一定の MPI プロセス以上にな ると性能の伸びが緩やかになり,一部の行列では低下する 結果となった.

これに対し, ML\_Geer では MPI プロセス数が増えるに 従って性能が大きく向上している. これは ML\_Geer がほ とんどの要素が対角要素上に存在する行列で, MPI プロ セス数を増やしても通信量がほとんど増加しないからで



## あった.

#### 5.2.2 GPU 向け実装

GPU向け実装ではHA-PACS上で1ノード当たり4MPI プロセス,1MPIプロセス当たり4スレッドと1GPUを割 り当てて測定を行った.割り当てたスレッドは通信の前の パッキング処理のみに利用した.MPIプロセス数を変化 させた時の測定結果のうち特徴的な行列について図6に 示す.

GPU向け実装では非零要素数が少ない時には性能が低 く、多くなるに従って性能が高くなる傾向にあった. これ は GPU では計算カーネルを起動する前にベクトル *x* をコ プロセッサに転送し、計算カーネルの実行が終わると計算 結果である *y* をホスト側に転送する必要があり、このデー タ転送が非零要素数が少なく演算時間の割合の少ない場 合に大きく影響するためである. そのため、測定した行列 中で非零要素数が最少の lhr34 では比較的非零要素数の多 い ML\_Geer や TSOPF\_RS\_b2383\_c1 に比べて低い性能と なっている.

ML\_Geer では MPI プロセス数の増加に従って性能が向 上している. ML\_Geer は非零要素数が多い割に行列の行 数,列数が比較的少ない. そのため,GPU の転送時間が 少なく本来の演算性能を発揮できたと考えられる.

## 5.2.3 MIC オフロードモデル

オフロードモデル向け実装では COMA 上で1ノード当 たり 2MPI プロセス, 1MPI プロセス当たりホスト CPU10 スレッドと 1MIC を割り当てて測定を行った.また MIC のスレッドのアフィニティは compact, スレッド数は 240 とした. MPI プロセス数を変化させた時の測定結果のうち 特徴的な行列について図**7**に示す.

オフロードモデル向け実装では GPU と同様に非零要素 数が少ないと性能が低くなる傾向にあった.このモデルで



図 6 GPU 向け実装の性能(HA-PACS)



図7 MIC オフロード向け実装の性能(COMA)

は GPU と同様に計算前にベクトル *x* をコプロセッサに転送し,計算が終わると計算結果である *y* をホスト側に転送する必要がある.この転送が非零要素数が少ない場合に性能に大きな影響を与えていると考えられる.

ML\_Geer のように非零要素数が多く, MPI プロセス数 が増えてもそれぞれの MPI プロセスの保持する非零要素 数が極端に偏らないような行列では MPI プロセス数が増 えるに従って性能も向上する結果となった. これは GPU と同様でそれぞれの MPI プロセスの保持する非零要素数 が多く, コプロセッサへのデータ転送の影響が少ないから であると考えられる.

## 5.2.4 ネイティブモデル

ネイティブモデル向け実装では COMA 上で 1MIC 当た り 1MPI プロセスを割り当てて測定を行った.また MIC



図8 MIC ネイティブ向け実装の性能(COMA)

のスレッドのアフィニティは compact,スレッド数は 240 とした.MPIプロセス数を変化させた時の測定結果のうち 特徴的な行列について図 8 に示す.

ML\_Geer のように非ゼロ要素数が多い行列では MPI プロセス数が少ない場合に,他の実装に比べて比較的性能が高くなる傾向にあった.これは十分な非零要素があったことで MIC の演算能力を引き出すことができたからであると考えられる.

hr34 では MPI プロセス数が増えるに従って性能が低 下している.これは MIC が MPI で通信を行う際に PCI Express バスを経由するためレイテンシが比較的大きく, 通信と演算をオーバーラップしても通信時間を隠すこと ができなかったためであると考えられる.OSU Micro-Benchmarks 4.3[16] の osu\_latency により測定したレイテ ンシの比較結果を図 9 に示す.OSU Micro-Benchmark 4.3 により測定した結果, MIC 間 (MIC-MIC) ではホスト間 (HOST-HOST) に比べ通信のレイテンシが大きかった. この通信のレイテンシは他の行列にも同様に影響してい る.特に sme3Dc では非零要素が散らばっており MPI プ ロセス数の増加に伴いほとんどの MPI プロセス間で小さ なデータを送受信する通信が発生するため,この影響を大 きく受け MPI プロセス数の増加に従って性能が低下する 結果となった.

また ML\_Geer でも MPI プロセス数が増えるに従って演 算時間は短縮されるものの,多くの MPI プロセスと通信 を行うことでレイテンシが積み重なり,性能の伸びが緩や かになり,一部の行列では低下する結果となった.

## 5.3 異なるアーキテクチャ間の比較

それぞれのアーキテクチャにおける性能を比較した結果 を図 10,図 11 に示す.図 10 は 1MPI プロセス,図 11



は 64MPI プロセスにおける性能を表している. HV15R は 非零要素数が今回使用した行列中で最も多く,ネイティブ モデル向け実装 1MPI プロセスではメモリ容量が不足し, 測定できなかったためグラフでは割愛した.

全体的に CPU では行列の構造が大きく影響を与えており, GPU や MIC を用いた場合ではさらに非零要素数も性能に大きな影響を与えている.

## 5.3.1 1MPI プロセスにおける比較

1MPI プロセスにおいては非零要素数の少ない行列で は CPU 向け実装の性能が高く,非零要素数が増えるとネ イティブモデル向け実装の性能が高くなる傾向にあった. 1MPI プロセスでは通信が発生しないため非零要素数の多 い行列ではネイティブモデル向け実装が本来の演算性能を 引き出すことができ,他の実装を上回る性能を達成できた と考えられる.MIC では全ての行列においてオフロードモ デル向け実装よりもネイティブモデル向け実装の性能が高 かったがこれはオフロードモデル向け実装ではコプロセッ サへのデータ転送の時間が影響しているためである.

また,GPU向け実装も非零要素数が少ない場合には CPU 向け実装よりも性能が低いが,非零要素数が増えるに従っ て CPU 向け実装の性能を上回る結果となった.

## 5.3.2 64MPI プロセスにおける比較

64MPIプロセスにおいては 1MPIプロセスの場合とは大 きく異なる結果となった.まず CPU 向け実装においては 行列の形状により性能の伸びが大きく異なった.GPU 向 け実装では多くの行列において CPU 向け実装よりも性能 が低いが,非零要素数の多い RM07R, cage15, ML\_Geer, HV15R においては他の実装の性能を上回る結果となった. また,MIC ではほとんどの行列においてネイティブモデ ル向け実装よりもオフロードモデル向け実装の性能が高 かった.ネイティブモデル向け実装では全ての行列におい て CPU 向け実装よりも性能が低く,通信時間の増加が大 きく影響する結果となった.

## 6. まとめ

SpMV を並列計算することにより多くの行列において性能の向上を達成できた. CPU 向け実装においては 64MPI プロセスで実行することで 1MPI プロセスの場合と比べて最大約 53.38 倍性能が向上した. しかし,並列化により処理にバラつきが発生し性能が低下しまうこともあり,行列の形状に大きく影響を受ける結果となった.

また、アクセラレータを用いることで行列と MPI プロセ ス数によっては CPU 以上の性能を達成できた. GPU 向け 実装では非零要素数が多くなるほどデータ転送の影響が小 さくなり、本来の演算性能を発揮することができた. MIC ではネイティブモデル向け実装は MPI プロセス数が少ない 場合には本来の演算性能を発揮することができたが、MPI プロセス数の増加に伴い通信の影響を大きく受け性能が低 下してしまった. またオフロードモデル向け実装は全体と しては性能が低かったが、行列と MPI プロセス数次第で は CPU 向け実装とネイティブモデル向け実装を上回る結 果となった.

今後の課題として、現状では非零要素のバラつきを考慮 していないため、異なる行の非零要素数のバラつきに対す る MPI プロセス間の負荷分散を考慮する必要がある.ま た、MIC アーキテクチャにおいては資源を有効活用でき る Symmetric モデルについても検討する必要がある.今 回はホスト CPU とアクセラレータ間の負荷バランスが困 難であったため割愛したが、適切に処理を割り当てること で MIC-Only モデル以上の性能が出ることも期待できる.

#### 参考文献

- [1] Michael, L., Gerard, G., Michele, W., Lawrence, M. and James, S.: Achieving Efficient Strong Scaling with PETSc Using Hybrid MPI/OpenMP Optimisation, Proc. 28th International Supercomputing Conference (ISC 2013), Lecture Notes in Computer Science, Vol. 7905, Springer, pp. 97–108 (2013).
- [2] Alexandersen, J., Lazarov, B. and Dammann, B.: Parallel Sparse Matrix - Vector Product, Technical University of Denmark (2012). IMM-Technical Report-2012.
- [3] 工藤誠,黒田久泰,片桐孝洋,金田康正:並列疎行列ベクトル積における最適なアルゴリズム選択の効果,情報処理学会研究報告.[ハイパフォーマンスコンピューティング], Vol. 2002, No. 22, pp. 151–156 (2002).
- [4] Intel Corporation: インテル Xeon Phi コプロセッ サー, Intel Corporation (オンライン),入手先 (http://www.intel.co.jp/content/www/jp/ja/processors/ xeon/xeon-phi-coprocessor.html) (参照 2014-04-16).
- [5] Meuer, H., Strohmaier, E., Dongarra, J. and Simon, H.: TOP500, TOP500 (online), available from (http://www.top500.org/) (accessed 2014-04-16).
- [6] 大島聡史,金子勇,片桐孝洋: Xeon Phi における SpMV の性能評価,情報処理学会研究報告.[ハイパフォーマンス コンピューティング], Vol. 2013, No. 33, pp. 1–8 (2013).
- [7] Teng, T. W., Jun, T. W., Rajarshi, R., Wen, W. Y., Weiguang, C., Shyh-hao, K., Mong, G. R. S., John,



図 10 アーキテクチャ間の比較(1MPI プロセス)



図 11 アーキテクチャ間の比較(64MPIプロセス)

T. S. and Weng-Fai, W.: Accelerating Sparse Matrixvector Multiplication on GPUs Using Bit-representationoptimized Schemes, *Proc. International Conference for High Performance Computing, Networking, Storage and Analysis(SC'13)*, pp. 26:1–26:12 (2013).

- [8] Alexander, M., Anton, L. and Arutyun, A.: Automatically Tuning Sparse Matrix-Vector Multiplication for GPU Architectures, *Proc. International Conference for High Performance Computing, Networking, Storage and Analysis*, Lecture Notes in Computer Science, Vol. 5952, Springer, pp. 111–125 (2010).
- Hroux, M., Dongarra, J. and Luszczek, P.: HPCG -Home, High Performance Conjugate Gradients (online), available from (https://software.sandia.gov/hpcg/) (accessed 2014-04-16).
- [10] Ali, P. and Heath, M. T.: Improving Performance of Sparse Matrix-vector Multiplication, Proc. 1999 ACM/IEEE Conference on Supercomputing (1999).
- [11] NVIDIA: 並列プログラミングおよびコンピュー ティングプラットフォーム— CUDA — NVIDIA — NVIDIA, NVIDIA(オンライン),入手先 (http://www.nvidia.co.jp/object/cuda-jp.html) (参照 2014-04-19).
- [12] Intel Corporation: Intel Math Kernel Library, Intel Corporation (online), available from

 $\langle https://software.intel.com/en-us/intel-mkl \rangle$  (accessed 2014-04-21).

- [13] NVIDIA: cuSPARSE NVIDIA Developer Zone, NVIDIA (online), available from (https://developer.nvidia.com/cuSPARSE) (accessed 2014-04-19).
- [14] Davis, T.: University of Florida Sparse Matrix Collection : sparse matrices from a wide range of applications, University of Florida (online), available from (http://www.cise.ufl.edu/research/sparse/matrices/) (accessed 2014-04-16).
- [15] Intel Corporation: Intel Xeon Phi Coprocessor Software Ecosystem, Intel Corporation (online), available from (https://software.intel.com/sites/default/files/Intel%C2 %AE\_Xeon\_Phi%E2%84%A2\_Coprocessor\_Software\_Eco system.pdf> (accessed 2014-04-30).
- [16] Ohio State University: MVAPICH: MPI over Infini-Band, 10GigE/iWARP and RoCE, Ohio State University (online), available from (http://mvapich.cse.ohiostate.edu/benchmarks/) (accessed 2014-04-29).