2024-03-28T21:04:54Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:002161142023-04-27T10:00:04Z01164:01579:10818:10819
FPGA向け4倍精度浮動小数点演算器の設計と共役勾配法による評価Design of a Quadruple Precision Floating-Point Arithmetic Unit and its Evaluation by Conjugate Gradient MethodjpnHPChttp://id.nii.ac.jp/1001/00216006/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=216114&item_no=1&attribute_id=1&file_no=1Copyright (c) 2022 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.柿根, 尚喜窪田, 昌史弘中, 哲夫4 倍精度浮動小数点演算の需要は多いものの,商用プロセッサへの搭載例は少なく,ソフトウェアによる低速なエミュレーションで実現されていることが問題となっている.そこで我々は FPGA による高速化に着目した.4 倍精度浮動小数点演算器およびそれを呼び出す共役勾配法を C++ 言語で記述し,高位合成を利用して Xilinx 社 FPGA である Alveo U50 向けに実装したところ,行列サイズ 494 × 494 で汎用 CPU より高速に実行できることを確認した. AN10096105研究報告システム・アーキテクチャ(ARC)2022-ARC-24727152022-01-172188-85742022-01-14