2024-03-30T00:23:37Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:002088752024-03-29T05:26:34Z01164:02240:10178:10459
FPGAによる変動精度演算に向けた実装方法の検討jpnアクセラレータhttp://id.nii.ac.jp/1001/00208773/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=208875&item_no=1&attribute_id=1&file_no=1Copyright (c) 2020 by the Information Processing Society of Japan東京大学大学院工学系研究科東京大学情報基盤センター/東京大学大学院工学系研究科原, 忠辰塙, 敏博高性能計算における計算時間の短縮や消費エネルギー削減に向けて,アプリケーション中の各フェーズで必要とする精度に合わせて計算を行う,変動精度演算が注目を集めている.しかし,現在の CPU や GPU で任意精度を実現するためにはエミュレーションが必要であり,アプリケーション全体の検証は困難であった.そこで本研究では,FPGA 上に高位合成(HLS: High Level Synthesis)によって任意精度演算器を実装し,ホストからオフロード実行できることを示した.AN10463942研究報告ハイパフォーマンスコンピューティング(HPC)2020-HPC-177111132020-12-142188-88412020-12-10