2024-03-29T18:28:30Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:002001762024-03-29T05:26:34Z01164:02822:09758:09962
配線領域に余裕がある問題における詳細配線の並列計算の一手法A Method of Parallel Computing for Detailed Routing on Ample Areasjpnhttp://id.nii.ac.jp/1001/00200083/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=200176&item_no=1&attribute_id=1&file_no=1Copyright (c) 2019 by the Information Processing Society of Japan東京農工大学大学院工学府電気電子工学専攻東京農工大学大学院工学府電気電子工学専攻四條, 佑哉藤吉, 邦洋LSI の自動設計における配線問題の計算時間の高速化を目的として,並列計算を配線問題に適用した研究が行われてきたが,詳細配線に関する手法はこれまでほとんど発表されていない.本稿では,配線領域に余裕がある LSI の詳細配線を対象とした並列計算の手法を提案する.計算機実験によって,単一スレッドで逐次的に配線した場合と比較して,2,4,8 スレッドでそれぞれ平均で 1.91 倍,3.49 倍,4.35 倍の高速化を達成し,また,総配線長への影響は少ないことが示された.There are studies that apply parallel computing to routing problems in LSI design, in order to speed up the routing design. However, only a few methods for detailed routing have been published. In this paper, we propose a parallel computing method for detailed routing of LSIs on ample routing areas. Experiments show that our method achieved 1.91x, 3.49x and 4.35x faster on average for 2, 4, and 8 threads, respectively, compared to that of sequential routing with single thread.AA12149313研究報告組込みシステム(EMB)2019-EMB-5236162019-11-062188-868x2019-11-01