2024-03-29T13:50:44Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:001987232023-11-14T00:51:14Z06164:06165:07651:09882
RTLにおけるコントローラの論理暗号化手法A Logic Encryption Method for Contoroller on RTLjpn論理暗号化手法http://id.nii.ac.jp/1001/00198633/Conference Paperhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=198723&item_no=1&attribute_id=1&file_no=1Copyright (c) 2019 by the Information Processing Society of Japan京都産業大学日本大学日本大学日本大学吉村, 正義橋立, 英実辻川, 敦也細川, 利典近年IPコアを用いたVLSI設計が盛んであるが,IPコアの複製や過剰生産といったちょs区権侵害が問題となっている.IPコアを用いたVLSIの過剰生産を防ぐ手法の1つの方法として,論理暗号化手法が提案されている.論理暗号化手法とはIPコアである論理回路に対して鍵入力を追加し,鍵入力値が特定の入力値が印加されたときのみ,正しく機能動作し外部出力応答を行う設計手法である.しかしながら,正しい鍵入力値を容易に特定できるSAT攻撃が近年提案された.一方,SAT攻撃に対して耐性のある論理暗号化手法がいくつか提案されている.このSAT攻撃に耐性のある論理暗号化手法は適用された回路の構造的特徴を利用した攻撃などの脆弱性が指摘されている.そこで本論文では,SAT攻撃に耐性があり,脆弱性となる構造的特徴を持たない論理暗号化手法を提案する.提案した論理暗号化手法は,RTLの設計段階のコントローラに適用する.SAT攻撃への耐性は,既存のSAT攻撃への耐性のある論理暗号化手法を応用し,コントローラ拡大を用いることで,鍵入力ビット数を変更できるようにする.MCNCベンチマーク回路を用いて,提案する論理暗号化法を適用し,回路面積を評価した.In recent years, IP cores has been used on VLSI designs. However, there are piraciesof IP core such as duplication and overproduction. Logic encryption method is proposed as one of the methods to prevent overproduction of VLSI with IP cores. The logic encryption method is a design method that adds key inputs to a logic circuit, and that circuit has functions correctly output only when a correct key input value is applied. However, SAT attack method has been proposed. SAT attack method can easily identify the correct key input value. On the other hand, several logic encryption methods resistant to SAT attacks have been proposed. Those logic encryption methods have vulnerable such as an attack that utilizes the features of ciruit structure of the applied circuits. In this paper, we propose a logic encryption method that is resistant to SAT attack and has no feature of circuit structure that makes it vulnerable. The proposed method is applied to the controller on the RTL design. We applied the proposed logic encryption method using the MCNC benchmark circuit and evaluated the number of key bits and the circuit area.DAシンポジウム2019論文集20191781822019-08-212019-08-14