2024-03-29T08:28:09Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:001864602023-04-27T10:00:04Z01164:02822:09431:09432
静的ソース解析を用いたデータ転送量見積もりに基づくFPGAアクセラレータ設計支援jpn計算手法と設計手法http://id.nii.ac.jp/1001/00186372/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=186460&item_no=1&attribute_id=1&file_no=1Copyright (c) 2018 by the Information Processing Society of Japan(株)富士通研究所(株)富士通研究所(株)富士通研究所(株)富士通研究所一場, 利幸田宮, 豊渡部, 康弘上原, 義文高性能な FPGA アクセラレータを実現するためには,処理の実行時間だけでなくデータ転送時間を見積もった上で,アーキテクチャ設計を行う必要がある.そのため,データ転送量の見積もりが重要であるが,もし無駄なデータを含んでいると,正しいデータ転送時間を見積もれず,適切なアーキテクチャ設計が行えない.そのため,正味のデータ転送量を見積もることが必要である.正味のデータ転送量の見積もりは,人間がソースコードを読んで解析した結果を利用しており,工数がかかる問題がある.本稿では,正味のデータ転送量の見積もりを目的とした,ソースコード解析について述べる.正味のデータ転送量を見積もるために必要な情報を挙げ,コンパイラ基盤 LLVM を利用して解析可能であることを示す.そして,得られた情報からデータ転送量を見積もる方法を提案し,C 言語の画像フィルタプログラムを例に,正味のデータ転送量見積もりが行えることを示す.AA12149313研究報告組込みシステム(EMB)2018-EMB-4738152018-02-282188-868x2018-02-27