2024-03-28T20:50:50Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:001851772023-04-27T10:00:04Z01164:02036:07856:09345
マルチコアを用いた高速並列論理シミュレーション手法A High-Speed parallel Logic Simulation Method Using Multi-core Processorjpn論理シミュレータhttp://id.nii.ac.jp/1001/00185089/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=185177&item_no=1&attribute_id=1&file_no=1Copyright (c) 2015 by the Information Processing Society of Japan高知大学大学院理学専攻情報科学分野高知大学大学院理学専攻情報科学分野高知大学大学院理学専攻情報科学分野竹内, 勇矢豊永, 昌彦村岡, 道明本研究では,マルチコアプロセッサを使用した並列論理シミュレーションアルゴリズムを提案し,高速な並列シミュレータを開発した.本並列アルゴリズムは,論理回路をファンアウトコーンを用いた並列な回路に変換し,これらをマルチコアプロセッサにより並列処理を行なう.並列シミュレーションアルゴリズムの性能見積りを行なったところ,商用シミュレータと比較して,組み合わせ回路では 24 倍,順序回路では 27 倍以上の高速化率が得られる見通しを得た.In this paper, a parallel logic simulation algorithm using the multi-core processor is proposed, and a parallel logic simulator based on the algorithm is developed. The parallel algorithm converts the logic circuit to the fan-out cones, which operate in parallel and then are simulated in parallel on multi-core processors. The performance of the parallel simulation algorithm is estimated to be 24 times for combinational circuits and 27 times for sequential circuits faster than that of a high speed commercial simulator.AA11451459研究報告システムとLSIの設計技術(SLDM)2015-SLDM-16910162015-01-222188-86392017-12-27