2024-03-19T21:07:35Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:001851702023-04-27T10:00:04Z01164:02036:07856:09345
FPGA NIC向けオンライン外れ値検出機構An Online Outlier Detector for FPGA NICsjpnデータベース・NoChttp://id.nii.ac.jp/1001/00185082/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=185170&item_no=1&attribute_id=1&file_no=1Copyright (c) 2015 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.慶應義塾大学理工学部慶應義塾大学大学院理工学研究科慶應義塾大学理工学部/科学技術新興機構さきがけ/国立情報学研究所林, 愛美徳差, 雄太松谷, 宏紀情報通信技術やセンシング技術の進歩によって,世の中に流通するデータ量は増加の一途をたどっている.このような膨大な量のデータの中から期待されるパターンと一致しないアイテムのみを効率的に検出,抽出するために外れ値検出の高性能化が求められている.本論文では,10Gbit Ethernet インタフェースを有する FPGA ネットワークインタフェースカード(FPGA NIC)上に外れ値検出機構を実現する.この FPGA NIC の FPGA 部にマハラノピス距離による外れ値検出機構をハードウェアとして実装し,正常値を含むセンサーデータパケットは FPGA NIC でフィルタリン気異常値を含むセンサーデータパケットのみを受信する.本機構は 5 段パイプライン化され,共分散行列はソフトウェア層で計算し,定期的に与える.興味の無いデータを NIC でフィルタリングすることで,ネットワークプロトコルスタックの処理負荷を軽減し,より多くのセンサーデータを扱えるようになる.NetFPGA-10G ボードを用いた実機評価の結果,毎秒 14M 個のサンプルを判別することができ,そのスループットは 7.73Gbps に達した.As the information communication technology and sensing technology advance, sensor data stream continuously grows in size, which demands a high throughput outlier detection that efficiently identifies data items which do not conform to an expected pattern from such big data. In this paper, a simple outlier detection mechanism is implemented on an FPGA network interface card (FPGA NIC) that equips four 10Gbit Ethernet interfaces. More specifically, an outlier detection hardware based on Mahalanobis distance is implemented on the FPGA NIC. Sensor data packets that contain only normal values are discarded by the FPGA NIC, while those contain anomaly values are received for the upper layers, such as applications. The outlier detection mechanism is pipelined with five stages, and a variance-covariance matrix is computed by software and provided to the FPGA NIC in a certain interval. As data sets without any interests are filtered by the FPGA NIC, workload of network protocol stack is reduced, and more sensor data can be processed. Evaluation results using NetFPGA-10G board show that the outlier detection mechanism can process 14M samples per a second, which achieves up to 7.73Gbps in throughput.AA11451459研究報告システムとLSIの設計技術(SLDM)2015-SLDM-1693162015-01-222188-86392017-12-27