2024-03-29T22:18:42Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:001772842023-11-14T00:51:14Z06164:06165:06640:09062
SAKURA-Gのクロックグリッチによるフォールト攻撃実験jpnhttp://id.nii.ac.jp/1001/00177250/Conference Paperhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=177284&item_no=1&attribute_id=1&file_no=1Copyright (c) 2016 by the Information Processing Society of Japan電気通信大学大学院情報理工学研究科電気通信大学大学院情報理工学研究科キャンパスクリエイト電気通信大学大学院情報理工学研究科松林, 雅人石井, 潤安田, 正弘佐藤, 証SAKURA - G は暗号用と制御用に二つ FPGA Spartan - 6 を有した,暗号回路の物理攻撃評価用のプラットフォームである.FPGA が備えている DCM と PLL を用いたクロックグリッチ生成回路を実装し,クロックグリッチの挿入位置を細かく変化させながら AES 暗号回路の誤動作のパターンを詳細に解析した.その結果,回路のクリティカルパスとグリッチの挿入位置との関係から,DFA ( Differential Power Analysis ) に有用な少ないバイト数の誤りを高い再現性で発生させることが可能であることが示された.DFA では誤りのバイト数が増えるに従って計算すべき組み合わせの数が増大し,それに従って秘密鍵の導出に必要な計算量が急速に増大する.しか攻撃ではなく,秘密鍵を知っている状態での脆弱性評価であれば,そのような組み合わせを考慮する必要はなく,どのタイミングでクロックグリッチを入れると DFA が可能な誤りを生成することができるかといった解析が可能である.そのようないわゆるホワイトボックス評価についても検討を行った.マルチメディア,分散協調とモバイルシンポジウム2016論文集2016125912642016-07-062017-01-30