2024-03-28T16:58:34Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:001745412023-11-14T00:51:14Z06164:06165:07651:08901
モンテカルロ木探索法を用いたテクノロジマッピングアルゴリズムについてOn technology mapping alogirhtm using Monte-Carlo tree searchjpn論理設計・論理合成http://id.nii.ac.jp/1001/00174507/Conference Paperhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=174541&item_no=1&attribute_id=1&file_no=1Copyright (c) 2016 by the Information Processing Society of Japan九州大学大学院システム情報科学研究院松永, 裕介本稿ではモンテカルロ木探索を LUT 型 FPGA 向けテクノロジマッピングに応用したアルゴリズムについて述べる.テクノロジマッピング問題が複雑になる原因はファンアウト部分の取り扱いにある.そこで,予め回路のどの部分がファンアウト境界になるかを決めた上で既存のテクノロジマッピングのアルゴリズムである DAG Covering アルゴリズムを適用することで解空間を区切って探索する方法を考案した.このアルゴリズムとモンテカルロ木探索を組み合わせたテクノロジマッピングアルゴリズムの紹介を行う.This paper presents a technology mapping algorithm for LUT-based FPGAs, which uses Monte-Calro Tree search. The main reason which makes the technology mapping problem complicated is the difficulty of handling nodes having multiple fanouts. So, a modified DAG covering algorithm which consider given fanout boundary conditions is introduced. Also, combination of the above algorithm with Monte-Calro tree search method is described.DAシンポジウム2016論文集2016251341392016-09-072016-09-05