2024-03-29T05:52:07Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:001288732023-11-17T02:17:36Z06504:08089:08100
マルチスレッド処理におけるキャッシュ構成方式の検討Preliminary Evaluation of Cache Configurations for Multithreaded Architecturejpnhttp://id.nii.ac.jp/1001/00129058/Conference Paperhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=128873&item_no=1&attribute_id=1&file_no=1筑波大学 電子・情報工学系筑波大学 電子・情報工学系筑波大学 電子・情報工学系筑波大学 電子・情報工学系浦田, 卓治中村, 宏朴, 泰祐中澤, 喜三郎近年、プロセッサの処理速度と主記憶アクセスレーテンシのギャップがプロセッサの実効性能に与える影響は、極めて大きくなっている。このためにキャッシュメモリが用いられ、プログラムの制御フローが予測可能な場合には、プリフェッチなどの手段でメモリアクセスレーテンシを隠蔽することが可能である。しかし、一般にプログラム制御フローが予測不能な場合には、キャッシュミス時のメモリアクセスレーテンシは隠蔽できない。そこで、マルチスレッド処理[1]によりレーテンシの隠蔽を行なう手法が考えられるが、逆にキャッシュミスが増大して、十分な性能が発揮できない恐れもある。本稿では単一プロセッサ上での、単位時間当りの処理件数を問題とするようなマルチスレッド処理を対象とし、victim cache[2]を含む種々のキャッシュ構成方式の有効性を、シミュレーションにより検討する。AN00349328全国大会講演論文集第51回ハードウェア561995-09-202015-01-20