2024-03-28T18:12:08Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:001270392023-11-17T02:17:36Z06504:08067:08077
VHDLの設計エンジニアリングへの適用(1) : プロセス制御システムApplication of VHDL to Design Engineering (1) : Process Control Systemjpnhttp://id.nii.ac.jp/1001/00127224/Conference Paperhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=127039&item_no=1&attribute_id=1&file_no=1横河電機(株)EDA開発センター横河電機(株)EDA開発センター横河電機(株)EDA開発センター佐野, 直樹滝鼻, 容子久保, 典夫プロセス制御システムは代表的な制御システムの1つである。近年、プロセス制御システムは大規模化かつ複雑化し、その設計エンジニアリングの効率向上が強く望まれている。我々は、その設計エンジニアリング手法の1つとしてハードウエア記述言語Verilog-HDLに基づく設計・テスト・デバッグ手法を提案した。今回、その設計エンジニアリング手法としてハードウエア記述言語VHDLに基づくものを開発したので報告する。本手法は特定のシステムベンダに依存せず、共通なエンジニアリング・データベースとエンジニアリング環境を提供し、コンカレントな設計、テスト、デバックを可能にするものである。本手法により、実システムを構築する前に対象システムの機能検証を汎用ワークステーション上で効率よく行うことができる。本手法を簡易プロセスモデルを含む実験システムに適用し、その有用性を確認した。本稿では、VHDL設計エンジニジニアニング手法の開発の狙い、VHDL設計エンジニアニング環境、実験システム適用事例等について述べる。AN00349328全国大会講演論文集第49回システム1751761994-09-202015-01-20