2024-03-29T00:23:23Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:001270182023-11-17T02:17:36Z06504:08067:08076
VHDLシミュレーションにおけるバス入出力方向判定方式An Approach to Detection of Input/Output Direction on Bidirectional Port in VHDL Simulationjpnhttp://id.nii.ac.jp/1001/00127203/Conference Paperhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=127018&item_no=1&attribute_id=1&file_no=1(株)日立製作所中央研究所(株)日立製作所中央研究所(株)日立製作所中央研究所(株)日立製作所中央研究所山元, 渉伊藤, 雅樹高嶺, 美夫清水, 嗣雄VHDLなどのハードウェア記述言語による高位記述が一般的になっているが、その一方で、高性能CPUなどの場合、性能にクリテイカルなブロックについてはゲートレベルの論理設計も行われている。この不良追跡のためにはブロック単体のゲートレベル・シミュレーションが処理速度、扱い規模の点から現実的であるが、テストパタンの作成が困難である。理由は、回路全体の外部インタフェース仕様に較べて回路内部のブロック間インタフェース仕様はより複雑になること、ブロック単体の動作を理解しなければならないことが挙げられる。そこで、図1に示すように高位記述の全体シミュレーションから波形を抽出し、ブロック単体用パタンとして利用することが考えられる。抽出波形を利用するには、これを入力であれば入力波形へ、出力であれば期待波形に分類しなければならない。ここで、バスに接続する入出力の両方に用いられる双方向ポートについては、シミュレーション実行時に初めて方向が判明するため、抽出の瞬間における入出力方向を判定する必要がある。本報では、VHDLシミュレーションにおいて、バスに接続する双方向ポートに関する、データの入出力方向を判定する方法を提案する。AN00349328全国大会講演論文集第49回ハードウェア1331341994-09-202015-01-20