2024-03-28T21:31:35Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:001270112023-11-17T02:17:36Z06504:08067:08076
ゲートアレイ/CBIC自動レイアウトシステムGALET(3) : 自動配置手法A Gate Array/CBIC Automatic Layout System GALET (3) : Automatic Placement Methodjpnhttp://id.nii.ac.jp/1001/00127196/Conference Paperhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=127011&item_no=1&attribute_id=1&file_no=1日本電気(株)NECソフトウェア北陸(株)NECソフトウェア北陸(株)日本電気(株)NECソフトウェア北陸(株)NECソフトウェア北陸(株)多和田, 茂芳水牧, 俊博田形, 充袖, 美樹子水沼, 貞幸石森, 彰雄LSIの製造プロセスの微細化に伴い、設計回路が大規模化し信号遅延に占める配線遅延の割合が相対的に増大してきている。そのような状況のもとで配線遅延を制御するための自動配置での種々の方法が提案されている。クリティカルパス上のネットに重み付けして配置する方法は、結果についての保証が無く繰り返し実行になる。ネットの配線長制限を満足させる配置手法は、パスの遅延時間制限をネットに割り振るので配置改良の自由度が低下し配線収容性改善を必要以上に妨げる。パスとしての遅延制限値を扱い配置改良毎に遅延解析結果を更新しながらタイミングを保証していく方法は、一般的に処理時間がかかるが遅延時間制限を満足して更に配線収容性の高い良質な配置結果を得ることができる。本論文で提案する配置手法は、上述の3番目の方法の一つで、配置処理中のミニカット、2次元改良という二つのフェーズでタイミングを考慮しそれぞれに高速化を図って実用化している。AN00349328全国大会講演論文集第49回ハードウェア1191201994-09-202015-01-20