2024-03-29T03:24:07Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:001228402023-11-17T02:17:36Z06504:08020:08030
連想プロセッサを用いた多層化改良線分展開法Multi-layer Improved Line-expansion Algorithm based on Content Addressable Memoryjpnhttp://id.nii.ac.jp/1001/00123007/Conference Paperhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=122840&item_no=1&attribute_id=1&file_no=1早稲田大学理工学部早稲田大学理工学部早稲田大学理工学部早稲田大学理工学部早稲田大学理工学部中村, 恵介桑原, 泰雄久保田, 和人佐藤, 政生大附, 辰夫VLSIのレイアウト設計において,迷路法のような格子構造を用いない配線手法(グリッドレスルータ)の一つに改良線分展開法がある.我々は,連想メモリを用いたハードウェアエンジンで改良線分展開法を高速化する手法について報告を行ってきた.近年,改良線分展開法を3層以上の多層配線ができるように拡張した手法(以後,多層化線分展開法と呼ぶ)が提案されている.この手法は多層の配線問題を扱うため単層の場合と比べて処理を複雑であり,大きな処理時間を要している.本稿ではこの多層化線分展開法を,連想メモリを用いたハードウェアエンジンで高速化する手法およびその評価について述べる.ここで用いるハードウェアエンジンは,新たに開発したCAMチップを用いて製作したものであり,で用いたものと比べてより高速で効率の良い図形処理が可能となっている.以下では,多層化線分展開法のアルゴリズムを示し,連想メモリとそれを用いたハードウェアエンジン,および連想メモリによる図形探索処理について述べる.さらに多層化線分展開法をハードウェアエンジン上に実装し,ソフトウェアとの処理速度の比較実験を行い,その評価を行う.AN00349328全国大会講演論文集第45回ハードウェア1471481992-09-282015-01-20