2024-03-28T22:58:09Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:001228262023-11-17T02:17:36Z06504:08020:08030
高性能マイクロプロセッサのためのTranslation-Lookaside-Bufferの性能評価Performance Evaluation of a Translation-Lookaside-Buffer for Highly Integrated Microprocessorsjpnhttp://id.nii.ac.jp/1001/00122984/Conference Paperhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=122826&item_no=1&attribute_id=1&file_no=1松下電器産業株式会社 半導体研究センター松下電子工業株式会社 システム開発センター松下電器産業株式会社 半導体研究センター松下電器産業株式会社 半導体研究センター松下電器産業株式会社 半導体研究センター松下電器産業株式会社 半導体研究センター内海, 則夫長尾, 彰文平井, 孝太郎坂本, 良来三宅, 二郎枝松, 壽一アドレス変換器(TLB)は、CAMとRAMの2つのメモリから構成され、論理アドレスを物理アドレスに変換する際のキャッシュである。TLBの設計で重要なことは、(1)TLBでのアドレス変換ミス率を最小にする。(2)アドレス変換ミスが発生した場合テーブルウォークに必要とする時間を最小にすることである。従来TLBのエントリー数とアドレス変換ミス率の関係は報告されているが、TLBの構成とアドレス変換ミス率の関係、ページテーブルキャッシュ(PTC)を用いてテーブルウォークを高速化した場合の効果の報告は少ない。本稿では、命令レベルシミュレータを用い、3種類のTLBの構成について、実際のアプリケーション(SPECベンチマークプログラム)を実行した時に発生するアドレス変換のペナルティを評価した。またPTCの評価を行った結果も報告する。なお、命令セットとMMUはSPARCのものを使用した。AN00349328全国大会講演論文集第45回ハードウェア1191201992-09-282015-01-20