2024-03-29T01:01:50Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:001207202023-11-17T02:17:36Z06504:07996:08006
1チップ・シミュレーションエンジン : TASSEIIOne-Chip simulation Engine : TASSE IIjpnhttp://id.nii.ac.jp/1001/00120851/Conference Paperhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=120720&item_no=1&attribute_id=1&file_no=1神戸大学神戸大学神戸大学神戸大学冨田, 昌宏菅沼, 直昭多田, 新吾平野, 浩太郎ASICの普及とともに、ディジタル回路の論理検証タイミング検証をQTAT(Quick Turn Around Time)で,かつ容易に実行できる環境が求められている。論理シミュレーションを高速化するために、多くの専用エンジンが開発されてきた[1]。我々は、数万ゲートのASICを含むシステムを対象としたシミュレーションエンジンTASSE[2]を既に開発したが、他のエンジンと同様、ホストコンピュータと独立した大型の筐体を必要とし,通信によりデータの授受を行っていた。また,シミュレーションモデルの追加・変更が困難な点に問題があった。そこで,設計者が1人1台のエンジンを占有利用することを目標とし,以下の点を特徴とするシミュレーションエンジンTTASSEII(Timing and Strength Simulation EngineII)を開発した。(1)エンジンの処理ユニットを1チップ・ゲートアレイに集積し,パーソナルコンピェータの増設ボード上でシステムを実現。(2)ソフトウェア処理を短時間で実行。(3)拡張性の高いシミュレーションモデル。AN00349328全国大会講演論文集第42回ハードウェア1781791991-02-252015-01-20